

PY32MD550 系列数据手册

32 位 ARM® Cortex®-M0+ 微控制器



Puya Semiconductor (Shanghai) Co., Ltd.

产品特性

- 内核
 - 32 位 ARM® Cortex®-M0+
 - 最高 72 MHz 工作频率
- 存储器
 - 64 KB Flash 存储器
 - 8 KB SRAM
- 时钟系统
 - 内部高速时钟 (HSI) 8 MHz
 - 内部 32.768 kHz RC 振荡器 (LSI)
 - 4 ~ 32 MHz 高速晶体振荡器 (HSE)
 - 32.768 kHz 低速晶体振荡器 (LSE)
 - 外部时钟输入
 - PLL 支持对 HSI 或 HSE 的 2 ~ 18 倍频
- 电源管理和复位
 - 工作电压: 2.0 ~ 5.5 V
 - 低功耗模式: Sleep/Stop/Low-power run/Lower-power sleep
 - 上电/掉电复位 (POR/PDR)
 - 欠压复位 (BOR)
 - 电压检测 (PVD)
- 通用输入输出 (I/O)
 - 多达 20 个 I/O, 均可作为外部中断
 - 所有 IO 支持最高 5 V 灌电流 50 mA
 - 4 个 GPIO 支持超强灌电流, 可配置为 80 mA/60 mA/40 mA/20 mA, 支持共阴极 LED 数码管
- 1 x 12-bit ADC
 - 支持最多 7 个外部输入通道, 5 个内部通道
 - 支持注入模式
 - 输入电压转换范围 0 ~ V_{CC}
 - 内部电压 1.024 V/ 1.5 V/ 2.048 V
- 定时器
 - 1 个 16 位高级控制定时器 (TIM1), 支持 144 MHz 计数
 - 4 个通用的 16 位定时器 (TIM3/TIM14/TIM16/TIM17), 其中 TIM17 支持 144 MHz 计数
 - 1 个低功耗定时器 (LPTIM), 支持 16 位/32 位计数, 支持从低功耗模式唤醒
 - 1 个独立看门狗定时器 (IWDG)
 - 1 个窗口看门狗定时器 (WWDG)
 - 1 个 SysTick 定时器
- RTC
- 3 通道 DMA 控制器
- 通讯接口
 - 2 个串行外设接口 (SPI), 其中一个支持 I²S
 - 1 个 I²C 接口, 支持标准模式 (100 kHz) 快速模式 (400 kHz) 快速增强模式 (1 MHz)
 - 1 个通用同步/异步收发器 (USART), 支持自动波特率检测, LIN
 - 1 个通用异步收发器 (UART)
 - 1 个低功耗通用异步收发器 (LPUART)
- 硬件 CRC-32 模块
- 内置多功能三相 PN 型半桥式栅极驱动器
 - 集成 EN 控制: TSSOP28/QFN32
 - 母线监测(1/11): QFN32
 - 工作电压: 5 ~ 36 V
 - 输出电流: +0.4 A/-0.1A
 - LDO: 4.8 V/50 mA
- 2 个比较器
- 2 路运算放大器/可编程增益放大器
- 唯一 UID
- 串行调试 (SWD)

- 工作温度: -40 ~ 105 °C
- 封装: QFN32/ TSSOP28/ SSOP24

Puya Confidential

目录

产品特性	2
1. 简介	7
2. 功能概述	10
2.1. Arm® Cortex®-M0+内核	10
2.2. 存储器	10
2.3. Boot 模式	11
2.4. 时钟系统	11
2.5. 电源管理	13
2.5.1. 电源框图	13
2.5.2. 电源监控	13
2.5.3. 电压调节器	15
2.5.4. 低功耗模式	15
2.6. 复位	15
2.6.1. 电源复位	15
2.6.2. 系统复位	16
2.7. 通用输入输出 GPIO	16
2.8. DMA	16
2.9. 中断	17
2.9.1. 中断控制器 NVIC	17
2.9.2. 扩展中断 EXTI	18
2.10. 模数转换器 (ADC)	18
2.11. 比较器 (COMP)	18
2.12. 运算放大器(OPA/PGA)	19
2.13. 定时器	19
2.13.1. 高级定时器	19
2.13.2. 通用定时器	20
2.13.3. 低功耗定时器 LPTIM	20
2.13.4. 独立看门狗 (IWDG)	20
2.13.5. 窗口看门狗 (WWDG)	21
2.13.6. SysTick 定时器	21
2.14. 实时时钟(RTC)	21
2.15. 循环冗余校验计算(CRC)	21
2.16. 系统配置控制器 (SYSCFG)	21
2.17. 调试支持 (DBG)	22
2.18. I ² C 接口	22
2.19. 串行外设接口 SPI/I ² S	23
2.20. 通用异步收发器(UART)	24

2.21.	低功耗通用异步收发器 (LPUART)	24
2.22.	通用同步异步收发器 USART	25
2.23.	SWD	26
3.	引脚配置	27
3.1.	端口 A 复用功能映射	35
3.2.	端口 B 复用功能映射	36
3.3.	端口 F 复用功能映射	36
4.	存储器映射	37
5.	电气特性	41
5.1.	测试条件	41
5.1.1.	最小值和最大值	41
5.1.2.	典型值	41
5.2.	绝对最大额定值	41
5.3.	工作条件	42
5.3.1.	通用工作条件	42
5.3.2.	上下电工作条件	42
5.3.3.	内嵌复位和 PVD 模块特性	42
5.3.4.	工作电流特性	44
5.3.5.	低功耗模式唤醒时间	49
5.3.6.	外部时钟源特性	50
5.3.7.	内部高频时钟源 HSI 特性	52
5.3.8.	内部低频时钟源 LSI 特性	53
5.3.9.	锁相环 PLL 特性	53
5.3.10.	存储器特性	53
5.3.11.	端口特性	54
5.3.12.	ADC 特性	55
5.3.13.	比较器特性	56
5.3.14.	运算放大器特性	57
5.3.15.	温度传感器特性	58
5.3.16.	内置参考电压特性	59
5.3.17.	COMP 内置参考电压特性(6-bit DAC)	59
5.3.18.	定时器特性	59
5.3.19.	通讯口特性	60
5.4.	多功能栅极驱动器电气特性	64
5.4.1.	驱动逻辑控制	64
5.4.2.	开关时间	64
5.4.3.	直通保护	65
5.4.4.	死区功能	65
5.4.5.	极限参数	66

5.4.6. 推荐工作环境	66
5.4.7. 电特性参数表	66
6. 应用电路	68
7. 封装信息	71
7.1. QFN32 封装尺寸	71
7.2. TSSOP28 封装尺寸	72
7.3. SSOP24 封装尺寸	73
8. 订购信息	74
9. 版本历史	75

Puya Confidential

1. 简介

PY32MD550 系列微控制器采用高性能的 32 位 ARM® Cortex®-M0+内核，宽电压工作范围的 MCU。嵌入 64 KB Flash 和 8 KB SRAM 存储器，最高工作频率 72 MHz。包含多种不同封装类型多款产品。芯片集成 I²C、SPI、UART、USART、LPUART 等通讯外设，1 路 12-bit ADC，5 个 16-bit 定时器，2 路比较器，2 路运算放大器/可编程增益放大器。

此外，PY32MD550 还集成了一个具有 40 V 耐压能力的三相 PN 预驱，用于驱动外部 MOSFET 或者 IGBT。PY32MD550 内置 4.8 V LDO，可以满足 MCU 本身的 5 V 电源需求。

PY32MD550 系列微控制器的工作温度范围为 -40 ~ 105 °C，工作电压范围 2.0 ~ 5.5 V。芯片提供 Sleep、Stop 低功耗工作模式，可以满足不同的低功耗应用。

PY32MD550 系列微控制器适用于三相/单相 BLDC/PMSM、伺服电机的驱动控制，常见应用场景列举如下：散热风扇、行走轮、电动工具、水泵电机等。

表 1-1 PY32MD550 系列产品规划及特征

外设		PY32MD550K18U7	PY32MD550G18P7	PY32MD550E18M7
Flash (KB)		64	64	64
SRAM (KB)		8	8	8
定时器	高级定时器	1		
	通用定时器	4		
	低功耗定时器	1		
	SysTick	1		
	看门狗	2		
通信口	SPI(I ² S)	2(1)		
	UART	1		
	USART	1		
	LPUART	1		
	I ² C	1		
DMA		3ch		
RTC		Yes		
通用端口		20	16	13
ADC 通道数 (外部+内部)		7+5	7+5	7+5
LED COM		4	4	4
比较器		2	2	2
运算放大器/可编程增益放大器		2	2	2
最高主频		72 MHz		
工作电压		2.0 ~ 5.5 V		
工作温度		-40 ~ 105 °C		
封装		QFN32	TSSOP28	SSOP24




图 1-1 功能模块

2. 功能概述

2.1. Arm® Cortex®-M0+内核

Arm® Cortex®-M0+是一款为广泛的嵌入式应用设计的入门级 32 位 Arm Cortex 处理器。它为开发人员提供了显著的好处，包括：

- 结构简单，易于学习和编程
- 超低功耗，节能运行
- 精简的代码密度等

Arm® Cortex®-M0+处理器是 32 位内核，面积和功耗优化高，为 2 级流水的冯诺伊曼架构。处理器通过精简但强大的指令集和广泛优化的设计，提供高端处理硬件，包含单周期乘法器，提供了 32 位架构计算机所期望的卓越性能，比其他 8 位和 16 位微控制器具有更高的代码密度。

Arm® Cortex®-M0+与一个嵌套的矢量中断控制器（NVIC）紧密耦合。

2.2. 存储器

片内集成 SRAM。通过 bytes（8 bits）、half-word（16 bits）或者 word（32 bits）的方式可访问 SRAM。

片内集成 Flash，包含 2 个不同的物理区域组成：

- Main flash 区域，它包含应用程序和用户数据
- Information 区域，384 bytes，它包括以下部分：
 - Option bytes
 - UID bytes
 - User data bytes
 - System memory

对 Main flash memory 的保护包括以下几种机制：

- 读保护（RDP），防止来自外部的访问。
- 写保护（WRP）控制，以防止不想要的写操作（由于程序存储器指针的混乱）。写保护的最小保护单位为 4 KB。
- 选项字节写保护，专门的解锁设计。
- 专有代码读取保护（PCROP），专有代码读出保护。
- 安全区域保护（SECPROT），用于安全区域保护。

2.3. Boot 模式

通过配置位 BOOT0 引脚，nBOOT1/BOOT_LOCK（存放于选项字节中），可选择三种不同的启动模式，如下表所示：

表 2-1 Boot 配置

BOOT_LOCK	Boot mode configuration		Mode
	nBOOT1 bit	BOOT0 pin	
1	X	X	强制从 Flash 主存储区启动
0	X	0	选择 Main flash 作为启动区
0	1	1	选择 System memory 作为启动区
0	0	1	选择 SRAM 作为启动区

2.4. 时钟系统

CPU 启动后默认系统时钟频率为 HSI8 MHz，在程序运行后可以重新配置系统时钟频率和系统时钟源。可以选择的高频时钟有：

- 一个 8 MHz 的内部高精度 HSI 时钟。
- 一个 32.768 kHz 可配置的内部 LSI 时钟。
- 4 ~ 32 MHz HSE 时钟，并且可以使能 CSS 功能检测 HSE。如果 CSS fail，硬件会自动转换系统时钟为 HSI。同时 CPU NMI 中断产生。
- 一个 32.768 kHz LSE 时钟，并且可以使能 CSS 功能检测 LSE。如果 CSS fail，硬件会自动转换系统时钟为 LSI，同时 CPU NMI 中断产生。
- PLL 时钟，PLL 源可以选择 HSI 或 HSE。如果选择 HSE 源，当 CSS 使能并且 CSS fail 时，关闭 PLL 和 HSE，硬件选择系统时钟源为 HSI。

AHB 时钟可以基于系统时钟分频，APB 时钟可以基于 AHB 时钟分频。AHB 和 APB 时钟频率最高为 72 MHz。




图 2-1 系统时钟结构图

2.5. 电源管理

2.5.1. 电源框图




图 2-2 电源框图

表 2-3 电源框图

编号	电源	电源值	描述
1	V _{CC}	2.0 ~ 5.5 V	通过电源管脚为芯片提供电源，其供电模块为：部分模拟电路。
2	V _{CCA}	2.0 ~ 5.5 V	给大部分模拟模块供电，来自于 V _{CC} PAD（也可设计单独电源 PAD）。
3	V _{CCIO}	2.0 ~ 5.5 V	给 IO 供电，来自于 V _{CC} PAD。
4	V _{DDD}	1.2 V	来自于 VR 的输出，为芯片内部主要逻辑电路（CPU、总线、RCC、PWR、外设 IP）、SRAM 供电。当 MR 供电时，输出 1.2 V。 当进入 Stop 模式时，软件配置 DLPR 模式。

2.5.2. 电源监控

2.5.2.1. 上下电复位(POR/PDR)

芯片内设计 Power on reset (POR) /Power down reset (PDR) 模块，为芯片提供上电和下电复位。该模块在各种模式之下都保持工作。

2.5.2.2. 欠压复位(BOR)

除了 POR/PDR 外，还实现了 BOR (Brown-out reset)。BOR 仅可以通过选项字节，进行使能和关闭操作。

当 BOR 被打开时，BOR 的阈值可以通过选项字节进行选择，且上升和下降检测点都可以被单独配置。




图 2-4 POR/PDR/BOR 阈值

2.5.2.3. 电压检测(PVD)

电压检测 (Programmable voltage detector) 模块可以用来检测 V_{CC} 电源，检测点可通过寄存器进行配置。当 V_{CC} 高于或低于 PVD 的检测点时，产生相应的复位标识。

该事件内部连接到 EXTI 的 line 16，取决于 EXTI line 16 上升/下降沿配置，当 V_{CC} 上升超过 PVD 的检测点，或者 V_{CC} 降低到 PVD 的检测点以下，产生中断，在中断服务程序中用户可以进行紧急的 shutdown 任务。




图 2-5 PVD 阈值

2.5.3. 电压调节器

芯片设计 3 种电压调节器：

- MR (Main regulator) 在芯片正常运行状态时保持工作。
- LPR (Low power regulator) 在 Low-power run/Low-power sleep 模式下，提供更低功耗的选择。
- DLPR (Deep low power regulator) 在 Stop 模式下，提供更低功耗的选择。

2.5.4. 低功耗模式

芯片在正常的运行模式之外，有 4 个低功耗模式：




图 2-6 低功耗模式

- 低功耗运行模式 (Low-power run)：系统时钟选择 HSI，系统时钟频率最大为 2 MHz， V_{DD} 调压器可配置进入 LPR 模式
- 睡眠模式 (Sleep)：CPU HCLK 时钟关闭 (NVIC, SysTick 等工作)，外设可以配置为保持工作。（建议只使能必须工作的模块，在模块工作结束后关闭该模块）， V_{DD} 调压器为 MR 模式
- 低功耗睡眠模式 (Low-power sleep)：从低功耗进入睡眠模式； V_{DD} 调压器为 LPR 模式
- 停止模式 (Stop)：高速时钟 PLL、HSI、HSE 关闭，LSI 和 LSE 可以根据唤醒源选择是否开启。 V_{DD} 调压器工作模式需要配置为 DLPR 模式。

注：SSOP24 封装预驱只能工作在 Run 模式，会影响芯片在低功耗模式下的整体功耗。

2.6. 复位

芯片内设计两种复位，分别是：电源复位和系统复位。

2.6.1. 电源复位

电源复位在以下几种情况下产生：

- 上下电复位 (POR/PDR)
- 欠压复位 (BOR)

2.6.2. 系统复位

当产生以下事件时，产生系统复位：

- NRST 引脚的复位
- 窗口看门狗复位 (WWDG)
- 独立看门狗复位 (IWDG)
- SYSRESETREQ 软件复位
- Option byte load 复位 (OBL)

2.7. 通用输入输出 GPIO

每个 GPIO 都可以由软件配置为输出 (push-pull 或者 open drain)，输入 (floating, pull-up/down, analog)，外设复用功能，锁定机制会冻结 I/O 口配置功能，可以配置 LCD 1/2 Bias 输出。

- 寄存器支持 IO Port / AHB 总线读写
- 输出状态：推挽输出或者开漏输出 + 上拉/下拉
- 数据输出来自数据寄存器 (GPIOx_ODR) 或者外设 (复用功能输出)
- 每个 I/O 可进行速度选择
- 输入状态：浮空、上拉/下拉、模拟
- 数据输入送给输入数据寄存器 (GPIOx_IDR) 或者外设 (复用功能输入)
- 位置位/复位寄存器 (GPIOx_BSRR)，允许对 GPIOx_ODR 的位写访问
- 锁定机制 (GPIOx_LCKR) 会冻结 I/O 口配置功能
- 模拟功能
- 复用功能选择寄存器 (每个 IO 口最多 16 种复用功能)
- 单周期内快速翻转的能力
- 高度灵活的 I/O 多路选择功能，使得 I/O 口作为 GPIO，或者作为各种外设接口功能
- 可配置 LCD 1/2 Bias 输出

2.8. DMA

直接存储器存取 (DMA) 用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。搬运数据无需 CPU 干预，数据可以通过 DMA 快速地移动，这就节省了 CPU 的资源来做其他操作。DMA 控制器有 3 个通道，每个通道专门用来管理来自于一个或多个外设对存储器访问的请求。还有一个仲裁器来协调各个 DMA 请求的优先权。

主要功能如下：

- 3 个独立可配置的通道
- 每个通道通过配置可以连接任一外设的硬件 DMA 请求，每个通道都同样支持软件触发。
- 在同一个 DMA 模块上，多个请求间的优先权可以通过软件编程设置，优先权设置相等时由硬件决定 (通道号越低优先级越高)
- 独立数据源和目标数据区的传输宽度 (字节、半字、全字)，模拟打包和拆包的过程。源和目标地址必须按数据传输宽度对齐
- 可编程的源和目标地址，地址可选递增，递减或不变

- 每个通道都有 4 个事件标志（传输完成（循环）、块传输完成、半块传输完成，传输错误），这 4 个事件标志进行“逻辑或”，成为一个单独的中断请求
- 支持存储器和存储器间、外设和存储器、存储器和外设、外设和外设的数据传输
- SRAM、APB 和 AHB 外设均可作为访问的源和目的，Flash 只能作为源不能作为目标
- 支持单次触发模式和四种循环模式
 - 外设地址保持，存储器地址保持
 - 外设地址重新加载，存储器地址保持
 - 外设地址保持，存储器地址重新加载
 - 外设地址和存储器地址都重新加载
- 单次模式可编程传输数量 0 ~ 65535
- 循环模式支持无限循环和有限循环（1 ~ 255）
- 支持单一传输和批量传输
 - 单一传输：搬运 1 次数据回复 1 次 ACK
 - 批量传输：搬运配置的数据量后回复 1 次 ACK（所有数据搬运结束后释放总线）
- 支持存储器到存储器模式的两种传输方式
 - 快速模式：获得仲裁后始终占据总线，直到传输完所有数据后释放总线
 - 轮换模式：传输 1 次数据后释放总线重新仲裁
- 支持在循环模式下进入块传输完成中断后暂停传输

2.9. 中断

PY32MD550 通过 Cortex-M0+ 处理器内嵌的矢量中断控制器（NVIC）和一个扩展中断/事件控制器（EXTI）来处理异常。

2.9.1. 中断控制器 NVIC

NVIC 是 Cortex-M0+ 处理器内部紧耦合 IP。NVIC 可以处理来自处理器外部的 NMI（不可屏蔽中断）和可屏蔽外部中断，以及 Cortex-M0+ 内部异常。NVIC 提供了灵活的优先级管理。

处理器核心与 NVIC 的紧密耦合大大减少了中断事件和相应中断服务例程（ISR）启动之间的延迟。ISR 向量列在一个向量表中，存储在 NVIC 的一个基地地址。要执行的 ISR 的向量地址是由向量表基址和用作偏移量的 ISR 序号组成的。

如果高优先级的中断事件发生，而低优先级的中断事件刚好在等待响应，稍后到达的高优先级的中断事件将首先被响应。另一种优化称为尾链（tail-chaining）。当从一个高优先级的 ISR 返回时，然后启动一个挂起的低优先级的 ISR，将跳过不必要的处理器上下文的压栈和弹栈。这减少了延迟，提高了电源效率。

NVIC 特性：

- 低延时中断处理
- 4 级中断优先级
- 支持 1 个 NMI 中断
- 支持 27 个可屏蔽外部中断（不包括 16 个 CPU 的中断）

- 高优先级中断可打断低优先级中断响应
- 支持尾链 (tail-chaining) 优化
- 硬件中断向量检索

2.9.2. 扩展中断 EXTI

EXTI 增加了处理物理线事件的灵活性，并使处理器从 Sleep/Stop/Low-power sleep 模式唤醒时产生唤醒事件/中断。

EXTI 控制器有多个通道，包括最多 20 个 GPIO 通过复用的方式使用 15 个 EXTI line，2 个 COMP 输出，以及 RTC/I²C/LPUART 低功耗唤醒信号。其中 GPIO，COMP 可以配置上升沿、下降沿或双沿触发。任何 GPIO 信号通过选择信号配置为 EXTI0 ~ 15 通道。

- 每个 EXTI line 都可以通过寄存器独立屏蔽。
- EXTI 控制器可以捕获比内部时钟周期短的脉冲。
- EXTI 控制器中的寄存器锁存每个事件，即使是在 Stop 模式下，处理器从停止模式唤醒后也能识别唤醒的来源，或者识别引起中断的 GPIO 和事件。

2.10. 模数转换器 (ADC)

芯片具有 1 个 12 位的 SAR ADC。该模块共有最多 12 个要被测量的通道，包括 7 个外部通道和 5 个内部通道。参考电压可选择片内精准电压 (1.024 V、1.5 V 和 2.048 V) 或电源电压。

内部通道包括 T_S ， V_{REFINT} ， $V_{CC}/3$ ，OPA1，OPA2。

- 各通道的转换模式可以设定为单次、连续、非连续模式。转换结果存储在左对齐或者右对齐的 16 位数据寄存器中。
- 模拟看门狗允许应用检测是否输入电压超出了用户定义的高或者低阈值。
- 在 ADC ready，采样结束，转换结束，序列转换结束，模拟看门狗转换电压超出阈值，溢出事件时产生中断请求。
- ADC 可配置 12 位、10 位、8 位和 6 位分辨率
- 最大 ADC 采样率：3 MSPS
- 支持自校准 (软件启动)
- 支持可编程采样时间
- 数据寄存器可配置数据对齐方式
- 支持规则通道数据转换的 DMA 请求
- 支持可配置的 16 个规则通道转换
- 支持可配置的 4 个注入序列转换

2.11. 比较器 (COMP)

芯片内集成 2 个通用比较器 (General purpose comparators, COMP)，分别是 COMP1/ 2。这两个模块可以作为单独的模块，也可以与定时器组合在一起使用。

比较器可以使用在：

- 被模拟信号触发，产生低功耗模式唤醒信号
- 模拟信号调节

- 当与来自定时器的 PWM 输出连接时，构成逐周期电流控制回路
- 支持电压比较功能，每个比较器有可配置的正或者负输入，以实现灵活的电压选择
- 多路 I/O 引脚
- V_{CC}/V_{REFBUF} 的 64 档分压
- 温度传感器输出
- OPA1/OPA2 输出
- V_{REFINT}
- 可编程速度和功耗
- 可编程的迟滞功能
- 配置寄存器写保护 (LOCK 功能)
- 输出可以被连接到 I/O 或者 timer 的输入作为触发
- 每个 COMP 具有中断产生能力，用作芯片从低功耗模式 (Sleep/Stop) 的唤醒 (通过 EXTI)
- 提供软件可配置数字滤波时间以增强芯片抗干扰能力
- 支持输出消隐以降低开关噪声
- 支持 Windows COMP 功能

2.12. 运算放大器(OPA/PGA)

OPA1/2 模块可以灵活配置，适用于简易滤波器和 Buffer 应用

- 2 个独立配置运放
- 每个运放输入可分别配置选择 1 路，输出可配置选择 1 路 IO，可内部输出到比较器及 ADC
- OPA 的输入范围是 0 到 V_{CC} ，输出范围是 0.2 V 到 $V_{CC}-0.2 V$
- 可配置为以下两种模式
 - 通用运放模式 (General purpose OPA)
 - 可编程增益放大模式 (Programmable gain amplifier)

2.13. 定时器

PY32MD550 不同定时器的特性如下表所示：

表 2-2 定时器特性

类型	Timer	位宽	计数方向	预分频	DMA	捕获/比较通道	互补输出
高级定时器	TIM1	16 位	递增、递减、中心对齐	1~65536	支持	4	3
通用定时器	TIM3	16 位	递增、递减、中心对齐	1~65536	支持	4	-
	TIM14	16 位	递增	1~65536	不支持	1	-
	TIM16,TIM17	16 位	递增	1~65536	支持	1	1

2.13.1. 高级定时器

高级定时器 (TIM1) 由 16 位被可编程分频器驱动自动装载计数器组成。它可以被用作各种场景，包括：输入信号 (输入捕获) 的脉冲长度测量，或者产生输出波形 (输出比较、输出 PWM、带死区插入的互补 PWM)。

TIM1 包括 4 个独立通道，用作：

- 输入捕获
- 输出比较
- PWM 产生（边缘或者中心对齐模式）
- 单脉冲模式输出
- PWM 移相功能

如果 TIM1 配置为标准的 16 位计时器，则它具有与 TIMx 计时器相同的特性。如果配置为 16 位 PWM 发生器，则具有全调制能力（0 ~ 100%）。

TIM1 支持 144 MHz 计数。

在 MCU debug 模式，TIM1 可以冻结计数。

具有相同架构的 timer 特性共享，因此 TIM1 可以通过计时器链接功能与其他计时器一起工作，以实现同步或事件链接。

TIM1 支持 DMA 功能。

2.13.2. 通用定时器

通用定时器 TIM3/TIM14/ TIM16/TIM17 由可编程预分频器驱动的 16 位自动装载计数器构成。

TIM14/TIM16/TIM17 具有 1 个独立通道用于输入捕获/输出比较，PWM 或者单脉冲模式输出。

TIM3 具有 4 个独立通道用于输入捕获/输出比较，PWM 或者单脉冲模式输出。

TIM17 支持 144 MHz 计数。

在 MCU debug 模式，TIM3/TIM14/TIM16/TIM17 可以冻结计数。

2.13.3. 低功耗定时器 LPTIM

LPTIM 是 16 位定时器。LPTIM 将系统从低功耗模式中唤醒的能力使得它适用于实际的低功耗应用中，LPTIM 引入一种灵活的时钟方案，可提供所需的功能和性能，同时将低功耗降至最低。

- LPTIM 为 16 位，递增计数器
- 3 位预分频器，具有 8 个可能的分频因子（1、2、4、8、16、32、64、128）
- 可选时钟：LSE、LSI 和 APB 时钟或者外部时钟源
- 支持单次和连续模式
- 支持软件/硬件输入触发
- 在 MCU debug 模式，LPTIM 可以冻结计数值

2.13.4. 独立看门狗 (IWDG)

芯片内集成了一个独立看门狗（简称 IWDG），该模块具有高安全级别、时序精确及灵活使用的特点。IWDG 发现并解决由于软件失效造成的功能混乱，并在计数器达到指定的 timeout 值时触发系统复位。

IWDG 由 LSI 或者 LSE 提供时钟，这样即使主时钟 Fail，也能保持工作。

IWDG 最适合需要看门狗作为主应用之外的独立过程，并且无很高的时序准确度限制的应用。

通过选项字节的控制，可以使能 IWDG 硬件模式。

IWDG 是 Stop 模式的唤醒源，以复位的方式唤醒 Stop 模式。

在 MCU debug 模式，IWDG 可以冻结计数值。

2.13.5. 窗口看门狗 (WWDG)

系统窗口看门狗是基于一个 7 位的下行计数器，可以设置为自由运行。当出现问题时，它可以作为一个看门狗来复位系统。计数时钟为 APB 时钟 (PCLK)。它具有预警中断能力，计数器可以在 MCU debug 模式下被冻结。

2.13.6. SysTick 定时器

SysTick 计数器专门用于实时操作系统 (RTOS)，但也可以用作标准的向下计数器。

SysTick 特性：

- 24 位 向下计数
- 自装载能力
- 计数器记到 0 时可产生中断 (可屏蔽)

2.14. 实时时钟(RTC)

实时时钟是一个独立的定时器。RTC 模块拥有一组连续计数的计数器，在相应软件配置下，可提供时钟日历的功能。修改计数器的值可以重新设置系统当前的时间和日期。

- RTC 为预分频系数最高为 2^{20} 的 32 位可编程计数器
- RTC 计数器时钟源可以为 LSE、LSI、HSE/128，但 Stop 模式下只能选择 LSI 或 LSE 作为工作时钟
- RTC 可以产生闹钟中断，秒中断和溢出中断 (可屏蔽)
- RTC 支持时钟校准
- 在 MCU debug 模式，RTC 可以冻结计数

2.15. 循环冗余校验计算(CRC)

循环冗余校验 (CRC) 计算单元是根据固定的生成多项式得到 32 位 CRC 计算结果。在其他的应用中，CRC 技术主要应用于核实数据传输或者数据存储的正确性和完整性。CRC 计算单元含有 1 个 32 位数据寄存器：

- 使用 CRC-32 (以太网) 多项式: $0x4C11DB7$
- 支持 32 位数据输入
- 单个输入/输出 32 数据和结果输出共用一个寄存器
- 通用的 8 位寄存器 (可被用作临时存储)
- 计算时间: 32 bits 数据 4 个 AHB 时钟

2.16. 系统配置控制器 (SYSCFG)

SYSCFG 模块主要完成如下功能：

- I²C 类型 IO 滤波使能和关闭
- 根据不同 boot 模式，映射初始程序区。
- DMA 外设通道选择控制。
- 模拟输入通道使能
- 模拟输入通道开关使能 (PA9/PA10)

- 所有 GPIO 的噪声滤波器的使能与关闭
- PVD Lock 的使能与关闭
- Cortex-M0+ LOCKUP 的使能与关闭

2.17. 调试支持 (DBG)

MCU DBG 模块协助调试器提供以下功能:

- 支持睡眠模式和停止模式
- CPU 进入 HALT 时, 控制定时器、看门狗停止计数或者继续计数
- CPU 进入 HALT 时, 阻止 I²C 超时

MCUDBG 寄存器还提供芯片 ID 编码。使用 SW 调试接口, 或者用户程序都可以访问此 ID 编码。

2.18. I²C 接口

I²C (Inter-integrated circuit) 总线接口连接微控制器和串行 I²C 总线。它提供多主机功能, 控制所有 I²C 总线特定的顺序、协议、仲裁和时序。支持标准 (Sm)、快速 (Fm)、快速增强 (Fm+)。

I²C 特性:

- Slave 和 Master 模式
 - 支持不同通讯速度
 - 标准模式(Sm): 高达 100 kHz
 - 快速模式(Fm): 高达 400 kHz
 - 快速增强模式 (Fm+) : 高达 1 MHz
- 作为 master
 - 产生 clock
 - Start 和 Stop 的产生
- 作为 slave
 - 可编程的 I²C 地址检测
 - STOP 位的发现
- 7/10 位寻址模式
- 支持广播呼叫 (General call)
- 状态标志位
 - 发送/接收模式标志位
 - 字节传输完成标志位
 - I²C busy 标志位
- 错误标志位
 - 主机仲裁丢失
 - 地址/数据传输后的 ACK 失败
 - Start/Stop 错误
 - 过载 (Overrun) /欠载 (Underrun) (时钟拉长功能禁止)

- 可选的时钟拉长功能
- 软件复位
- 模拟噪声滤波功能
- 低功耗地址匹配唤醒

2.19. 串行外设接口 SPI/I²S

串行外设接口 (SPI) 允许芯片与外部设备以半双工、全双工、单工同步的串行方式通信。此接口可以被配置成主模式，并为外部从设备提供通信时钟 (SCK)。接口还能以多主配置方式工作，I²S 功能只有 SPI1 支持。

SPI 特性如下：

- Master 或者 slave 模式
- 3 线全双工同步传输
- 2 线半双工同步传输 (有双向数据线)
- 2 线单工同步传输 (无双向数据线)
- 8 位或者 16 位传输帧选择
- 支持多主模式
- 8 个主模式波特率预分频系数 (最大为 36 MHz)
- 从模式频率 (最大为 24 MHz)
- 主模式和从模式下均可以由软件或硬件进行 NSS 管理：主/从操作模式的动态改变
- 可编程的时钟极性和相位
- 可编程的数据顺序，MSB 在前或 LSB 在前
- 可触发中断的专用发送和接收标志
- SPI 总线忙状态标志
- Motorola 和 TI 模式
- 可引起中断的主模式故障、过载以及 CRC 错误标志
- 2 个具备 DMA 能力的深度为 4，宽度为 16bit (当数据帧设置为 8bit 时，宽度为 8bit) 的嵌入式 Rx 和 Tx FIFOs

内部集成音频 (I²S)：

- 单工通信 (仅发送或接收)
- 主或者从操作
- 8 位线性可编程预分频器，获得精确的音频采样频率 (8 kHz 到 192 kHz)
- 数据格式可以是 16 位，24 位或者 32 位
- 音频信道固定数据包帧为 16 位 (16 位数据帧) 或 32 位 (16、24 或 32 位数据帧)
- 可编程的时钟极性 (稳定态)
- 从发送模式下的下溢标志位和主/从接收模式下的溢出标志位
- 16 位数据寄存器用来发送和接收，在通道两端各有一个寄存器
- 支持的 I²S 协议：

- I²S 飞利浦标准
- MSB 对齐标准 (左对齐)
- LSB 对齐标准 (右对齐)
- PCM 标准 (16 位通道帧上带长或短帧同步或者 16 位数据帧扩展为 32 位通道帧)
- 数据方向总是 MSB 在先
- 发送和接收都具有 DMA 能力
- 主时钟可以输出到外部音频设备, 比率固定为 256 x fs (fs 为音频采样频率)

2.20. 通用异步收发器(UART)

通用异步收发器 (UART)

- 支持 5/6/7/8/9 位串行数据
- 支持 1/2 位 STOP 位 (5 位数据时: 1/1.5 位 STOP)
- 支持发送地址/数据
- 支持固定奇偶校验
- 支持 break 帧
- 起始位错误检测
- 支持可编程分数波特率
- 支持 Tx/Rx pin 可以互换
- 支持大小端切换 MSBFIRST 功能
- 全双工异步通信
- NRZ 标准格式
- 支持 DMA 传输
- 支持 4 位小数波特率

2.21. 低功耗通用异步收发器 (LPUART)

低功耗通用异步收发器 (LPUART), 支持

- 全双工异步通讯
- NRZ 标准模式
- 波特率可编程
- 32.768 kHz 时钟, 波特率范围 300 ~ 9600 Baud 更高波特率需要更高时钟频率支持
- 双时钟域: PCLK 及专用 kernel 时钟
- Word 长度可配置 (7/8/9 bits)
- 可配置 MSB 或者 LSB first 移位
- STOP 位数可配置 (1/2 bit STOP)
- 单线半双工通讯
- 支持 DMA 连续传输
- 传送和接收独立使能

- 独立发送/接收信号极性控制
- Tx/Rx pin 可以互换
- 支持硬件 RS-485/modem 流控制
- 奇偶校验控制：发送时产生奇偶校验位，接收时奇偶校验
- 发送检测标志
 - 忙标志
 - 传输结束
- 错误标志：
 - Overrun 错误
 - 噪声
 - 帧结构错误
 - 奇偶校验错误
- 中断源标志
 - CTS 改变
 - 发送寄存器空
 - 发送完成
 - 接收数据寄存器非空
 - 检测到总线空闲
 - 溢出错误
 - 帧错误
 - 噪音操作
 - 校验错误
 - 地址字节匹配
- 支持 7/8/9 位串行数据
- 支持 Stop/Sleep/Low-power sleep 低功耗模式唤醒

2.22. 通用同步异步收发器 USART

通用同步异步收发器 (USART)提供了一种灵活的方法与使用工业标准 NRZ 异步串行数据格式的外部设备之间进行全双工数据交换。USART 利用分数波特率发生器提供宽范围的波特率选择。

它支持同步单向通信和半双工单线通信，它还允许多处理器通信。

支持自动波特率检测。

使用多缓冲器配置的 DMA 方式，可以实现高速数据通信。

USART 特性：

- 全双工异步通信
- NRZ 标准格式
- 可配置 16 倍或者 8 倍过采样，增加在速度和时钟容忍度的灵活性
- 发送和接收共用的可编程波特率，最高达 4.5 Mbit/s (72 MHz, 16 倍过采样)

- 自动波特率检测
- 可编程的数据长度 8 位或者 9 位
- 可配置的停止位（支持 0.5、1、1.5 或 2 个停止位）
- 同步模式和为同步通讯的时钟输出功能
- 单线半双工通讯
- 独立的发送和接收使能位
- 硬件流控制
- 通过 DMA 缓冲接收/发送字节
- 检测标志
 - 接收 buffer 满
 - 发送 buffer 空
 - 传输结束
- 奇偶校验控制
 - 发送校验位
 - 对接收数据进行校验
- 可配置的 Tx、Rx 引脚 SWAP
- MSB First 数据发送、接收格式
- LIN 主发送同步断开符的能力以及 LIN 从检测断开符的能力
 - 当 USART 硬件配置成 LIN 时，生成 13 位断开符，检测 10/11 断开符
- 带标志的中断源
 - CTS 改变
 - 发送寄存器空
 - 发送完成
 - 接收数据寄存器非空
 - 检测到总线空闲
 - 溢出错误
 - 帧错误
 - 噪音操作
 - 校验错误
- 多处理器通信
 - 如果地址不匹配，则进入静默模式
- 从静默模式唤醒：通过空闲检测和地址标志检测，两种唤醒接收器的方式：地址位（MSB，第 9 位），总线空闲。

2.23. SWD

ARM SWD 接口允许串口调试工具连接到 PY32MD550。

3. 引脚配置




图 3-1 QFN32 Pinout1 PY32MD550K1xU7 (Top view)




图 3-2 TSSOP28 Pinout1 PY32MD550G1xP7 (Top view)




图 3-3 SSOP24 Pinout1 PY32MD550E1xM7 (Top view)

表 3-1 MCU 引脚定义的术语和符号

类型	符号	定义
端口类型	S	Supply 引脚
	G	Ground 引脚
	I/O	Input/output 引脚
	NC	无定义
端口结构	COM	标准 5 V 端口, 支持模拟输入输出功能
	NRST	复位端口, 内部带弱上拉电阻, 不支持模拟输入输出功能
	COM_T	Tolerant 端口, 允许输入电压范围大于 V_{CC} , 支持模拟输入输出功能
	COM_L	大电流 COM 端口, 支持模拟输入输出功能
注	-	除非有其他说明, 不然所有端口都在复位之间和之后, 作为浮空的输入
端口功能	复用功能	- 通过 GPIOx_AFR 寄存器选择的功能
	附加功能	- 通过外设寄存器直接选择或使能的功能

表 3-2 Gate Driver 引脚定义的术语和符号

封装类型			引脚名称	引脚功能
QFN32 K1	TSSOP28 G1	SSOP24 E1		
14	13	11	V_{DD}	LDO 4.8 V 输出脚
-	14	12	P_{GND}	参考地输入脚
15	15	13	V_{CC1}	LDO 供电输入工作电源, 外接 1 μ F 电容到地
16	16	14	V_M	输入工作电源, 外接 1 μ F 电容到地
17	17	15	HO1	通道 1 高侧栅极驱动器输出
18	18	16	LO1	通道 1 低侧栅极驱动器输出
19	19	17	HO2	通道 2 高侧栅极驱动器输出
20	20	18	LO2	通道 2 低侧栅极驱动器输出
21	21	19	HO3	通道 3 高侧栅极驱动器输出
22	22	20	LO3	通道 3 低侧栅极驱动器输出
13	23	-	EN	使能控制脚
23	-	-	V_{IA}	内部电压监测脚

表 3-3 引脚定义

封装类型			复位	Driver	端口类型	端口结构	脚	端口功能	
QFN32 K1	TSSOP28 G1	SSOP24 E1						复用功能	附加功能
31	3	2	Vcc	-	S	-	-	Digital power supply	
24	24	21	PA0	-	I/O	COM	-	SPI2_SCK USART1_CTS LPUART_CTS COMP1_OUT UART1_TX SPI1_MISO/I2S1_MCK TIM1_CH3 TIM1_CH1N IR_OUT	ADC_IN0 COMP1_INM COMP1_OUT
25	25	22	PA1	-	I/O	COM	-	SPI1_SCK/I2S1_CK USART1_RTS LPUART_RX LPUART_RTS EVENTOUT UART1_RX SPI1_MOSI/I2S1_SD TIM3_ETR TIM1_CH4 TIM1_CH2N MCO	COMP1_INP ADC_IN1
26	26	23	PA2	-	I/O	COM	-	SPI1_MOSI/I2S1_SD USART1_TX UART1_TX LPUART_RX COMP2_OUT SPI1_SCK/I2S1_CK I2C_SDA TIM3_CH1	COMP2_INM ADC_IN2 COMP2_OUT
27	27	24	PA3	-	I/O	COM	(3)	SPI2_MISO USART1_RX UART1_RX EVENTOUT	COMP2_INP ADC_IN3

封装类型			复位	Driver	端口类型	端口结构	注	端口功能	
QFN32 K1	TSSOP28 G1	SSOP24 E1						复用功能	附加功能
								SPI1_MOSI/I2S1_SD	
								I2C_SCL	
								TIM1_CH1	
28	28	24	PA4	-	I/O	COM	(3)	SPI1_NSS/I2S1_WS	ADC_IN4
								USART1_CK	
								SPI2_MOSI	
								TIM14_CH1	
								LPUART_TX	
								EVENTOUT	
								UART1_TX	
								TIM3_CH3	
								RTC_OUT	
29	1	1	PA5	-	I/O	COM	(3)	SPI1_SCK/I2S1_CK	ADC_IN5
								EVENTOUT	
								UART1_RX	
								TIM3_CH2	
								MCO	
30	2	1	PA6	-	I/O	COM	(3)	SPI1_MISO/I2S1_MCK	ADC_IN6
								TIM3_CH1	
								TIM1_BKIN	
								TIM16_CH1	
								COMP1_OUT	
								USART1_CK	
								RTC_OUT	
32	4	3	PA8	-	I/O	COM	-	SPI2_NSS	PGA1_OUT
								USART1_CK	
								TIM1_CH1	
								MCO	
								EVENTOUT	
								USART1_RX	
								UART1_RX	
								SPI1_MOSI/I2S1_SD	
								TIM1_CH1	
								I2C_SCL	

封装类型			复位	Driver	端口类型	端口结构	注	端口功能	
QFN32 K1	TSSOP28 G1	SSOP24 E1						复用功能	附加功能
								TIM1_CH3N	
1	5	4	PA9	-	I/O	COM_T	-	SPI2_MISO	OSC32OUT PGA1_INP
								USART1_TX	
								TIM1_CH2	
								UART1_TX	
								MCO	
								I2C_SCL	
								EVENTOUT	
								USART1_RX	
								SPI1_SCK/I2S1_CK	
								I2C_SDA	
TIM1_BKIN									
2	6	5	PA10	-	I/O	COM_T	-	SPI2_MOSI	OS32IN PGA1_INN
								USART1_RX	
								TIM1_CH3	
								UART1_RX	
								TIM17_BKIN	
								I2C_SDA	
								EVENTOUT	
								USART1_TX	
								SPI1_NSS/I2S1_WS	
								I2C_SCL	
3	-	-	PA12	-	I/O	COM	-	SPI1_MOSI/I2S1_SD	COMP2_OUT
								USART1_RTS	
								TIM1_ETR	
								EVENTOUT	
								I2C_SDA	
								COMP2_OUT	
								I2C_SCL	
4	7	6	PA13-SWD	-	I/O	COM_T	(1)	SWDIO	-
								IR_OUT	
								EVENTOUT	
								USART1_RX	
								SPI1_MISO/I2S1_MCK	

封装类型			复位	Driver	端口类型	端口结构	注	端口功能	
QFN32 K1	TSSOP28 G1	SSOP24 E1						复用功能	附加功能
								TIM1_CH2	
								MCO	
5	8	7	PA14-SWC	-	I/O	COM_T	(1)	SWCLK USART1_TX UART1_TX LPUART_TX EVENTOUT MCO	-
6	9	8	PA15	-	I/O	COM_L	-	SPI1_NSS/I2S1_WS USART1_RX UART1_RX LPUART_RX EVENTOUT	PGA2_INN
7	10	9	PB3	-	I/O	COM_L	-	SPI1_SCK/I2S1_CK TIM1_CH2 USART1_RTS LPUART_RTS EVENTOUT	COMP2_INM PGA2_INP
8	12	10	PB4	-	I/O	COM_L	(3)	SPI1_MISO/I2S1_MCK TIM3_CH1 USART1_CTS TIM17_BKIN LPUART_CTS EVENTOUT	COMP2_INP PGA2_OUT
-	11	-	PB5	-	I/O	COM_L	(3)	SPI1_MOSI/I2S1_SD TIM3_CH2 TIM16_BKIN USART1_CK COMP1_OUT	COMP1_OUT
9	11	10	PB6	-	I/O	COM	(3)	USART1_TX TIM1_CH3 TIM16_CH1N SPI2_MISO UART1_TX	COMP2_INP

封装类型			复位	Driver	端口类型	端口结构	注	端口功能	
QFN32 K1	TSSOP28 G1	SSOP24 E1						复用功能	附加功能
								I2C_SCL	
								EVENTOUT	
								TIM1_BKIN	
10	-	10	PB7	-	I/O	COM	(3)	USART1_RX	COMP2_INM
								SPI2_MOSI	
								TIM17_CH1N	
								UART1_RX	
								I2C_SDA	
								EVENTOUT	
								I2C_SCL	
11	-	-	PF4-BOOT0	-	I/O	COM	(2)	-	BOOT0
12	12	10	PB8	-	I/O	COM	(3)	SPI2_SCK	COMP1_INP
								TIM16_CH1	
								UART1_TX	
								I2C_SCL	
								EVENTOUT	
								USART1_TX	
								SPI2_NSS	
								I2C_SDA	
								TIM17_CH1	
								IR_OUT	
14	13	11	-	V _{DD}	-	-	-	-	-
-	14	12	-	P _{GND}	-	-	-	-	-
15	15	13	-	V _{CC1}	-	-	-	-	-
16	16	14	-	V _M	-	-	-	-	-
17	17	15	PF0	HO1	-	-	-	TIM1_CH3	-
18	18	16	PB1	LO1	-	-	-	TIM1_CH3N	-
19	10	17	PF1	HO2	-	-	-	TIM1_CH2	-
20	20	18	PB0	LO2	-	-	-	TIM1_CH2N	-
21	21	19	PF3	HO3	-	-	-	TIM1_CH1	-
22	22	20	PA7	LO3	-	-	-	TIM1_CH1N	-
13	23	-	-	EN	-	-	-	-	-
23	-	-	-	V _{IA}	-	-	-	-	-

1. 复位后，PA13 和 PA14 两个 pin 被配置为 SWDIO 和 SWCLK AF 功能，前者内部上拉电阻、后者内部下拉电阻被激活。通过选项字节配置，PF0 和 PF1 两个 PIN 也可以被配置为 SWCLK 和 SWDIO。
2. PF4-BOOT0 默认数字输入模式，且下拉使能。
3. 两个 IO 端口引出在同一个 pin 脚，同一时间只能使用其中任意一个 IO 端口，且另外一个 IO 必须配置为模拟模式 (MODEy[1:0] 为 0B11)。

Puya Confidential

3.1. 端口 A 复用功能映射

表 3-4 端口 A 复用功能映射

PortA	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PA0	SPI2_SCK	USART1_CTS	-	-	-	-	LPUART_CTS	COMP1_OUT	-	UART1_TX	SPI1_MISO/I2S1_MCK	-	-	TIM1_CH3	TIM1_CH1N	IR_OUT
PA1	SPI1_SCK/I2S1_CK	USART1_RTS	-	-	-	LPUART_RX	LPUART_RTS	EVENTOUT	-	UART1_RX	SPI1_MOSI/I2S1_SD	-	TIM3_ETR	TIM1_CH4	TIM1_CH2N	MCO
PA2	SPI1_MOSI/I2S1_SD	USART1_TX	-	-	UART1_TX	-	LPUART_RX	COMP2_OUT	-	-	SPI1_SCK/I2S1_CK	-	I2C_SDA	TIM3_CH1	-	-
PA3	SPI2_MISO	USART1_RX	-	-	UART1_RX	-	-	EVENTOUT	-	-	SPI1_MOSI/I2S1_SD	-	I2C_SCL	TIM1_CH1	-	-
PA4	SPI1_NSS/I2S1_WS	USART1_CK	SPI2_MOSI	-	TIM14_CH1	-	LPUART_TX	EVENTOUT	-	UART1_TX	-	-	-	TIM3_CH3	-	RTC_OUT
PA5	SPI1_SCK/I2S1_CK	-	-	-	-	-	-	EVENTOUT	-	UART1_RX	-	-	-	TIM3_CH2	-	MCO
PA6	SPI1_MISO/I2S1_MCK	TIM3_CH1	TIM1_BKIN	-	-	TIM16_CH1	-	COMP1_OUT	USART1_CK	-	-	-	-	-	-	RTC_OUT
PA7	-	-	TIM1_CH1N	-	-	-	-	-	-	-	-	-	-	-	-	-
PA8	SPI2_NSS	USART1_CK	TIM1_CH1	-	-	MCO	-	EVENTOUT	USART1_RX	UART1_RX	SPI1_MOSI/I2S1_SD	TIM1_CH1	I2C_SCL	TIM1_CH3N	-	-
PA9	SPI2_MISO	USART1_TX	TIM1_CH2	-	UART1_TX	MCO	I2C_SCL	EVENTOUT	USART1_RX	-	SPI1_SCK/I2S1_CK	-	I2C_SDA	TIM1_BKIN	-	-
PA10	SPI2_MOSI	USART1_RX	TIM1_CH3	-	UART1_RX	TIM17_BKIN	I2C_SDA	EVENTOUT	USART1_TX	-	SPI1_NSS/I2S1_WS	-	I2C_SCL	-	-	-
PA12	SPI1_MOSI/I2S1_SD	USART1_RTS	TIM1_ETR	-	-	EVENTOUT	I2C_SDA	COMP2_OUT	-	-	-	-	-	I2C_SCL	-	-
PA13	SWDIO	IR_OUT	-	-	-	-	-	EVENTOUT	USART1_RX	-	SPI1_MISO/I2S1_MCK	-	-	TIM1_CH2	-	MCO
PA14	SWCLK	USART1_TX	-	-	UART1_TX	-	LPUART_TX	EVENTOUT	-	-	-	-	-	-	-	MCO
PA15	SPI1_NSS/I2S1_WS	USART1_RX	-	-	UART1_RX	-	LPUART_RX	EVENTOUT	-	-	-	-	-	-	-	-

3.2. 端口 B 复用功能映射

表 3-5 端口 B 复用功能映射

PortB	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PB0	-	-	TIM1_CH2N	-	-	-	-	-	-	-	-	-	-	-	-	-
PB1	-	-	TIM1_CH3N	-	-	-	-	-	-	-	-	-	-	-	-	-
PB3	SPI1_SCK/I2S1_CK	TIM1_CH2	-	USART1_RTS	-	-	LPUART_RTS	EVENTOUT	-	-	-	-	-	-	-	-
PB4	SPI1_MISO/I2S1_MCK	TIM3_CH1	-	USART1_CTS	-	TIM17_BKIN	LPUART_CTS	EVENTOUT	-	-	-	-	-	-	-	-
PB5	SPI1_MOSI/I2S1_SD	TIM3_CH2	TIM16_BKIN	USART1_CK	-	-	-	COMP1_OUT	-	-	-	-	-	-	-	-
PB6	USART1_TX	TIM1_CH3	TIM16_CH1N	SPI2_MISO	UART1_TX	-	I2C_SCL	EVENTOUT	-	-	-	TIM1_BKIN	-	-	-	-
PB7	USART1_RX	SPI2_MOSI	TIM17_CH1N	-	UART1_RX	-	I2C_SDA	EVENTOUT	-	-	-	-	I2C_SCL	-	-	-
PB8	-	SPI2_SCK	TIM16_CH1	-	UART1_TX	-	I2C_SCL	EVENTOUT	USART1_TX	-	-	SPI2_NSS	I2C_SDA	TIM17_CH1	-	IR_OUT

3.3. 端口 F 复用功能映射

表 3-6 端口 F 复用功能映射

PortF	AF0	AF1	AF2	AF3	AF4	AF5	AF6	AF7	AF8	AF9	AF10	AF11	AF12	AF13	AF14	AF15
PF0	-	-	-	-	-	-	-	-	-	-	-	TIM1_CH3	-	-	-	-
PF1	-	-	-	-	-	-	-	-	-	-	-	TIM1_CH2	-	-	-	-
PF3	-	-	-	-	-	-	-	-	-	-	-	TIM1_CH1	-	-	-	-
PF4	-	-	USART1_RX	SPI2_NSS	UART1_RX	-	-	-	-	-	-	-	-	-	-	-

4. 存储器映射




图 4-1 存储器映射

表 4-1 存储器地址

Type	Boundary address	Size	Memory area	Description
SRAM	0x2000 2000-0x3FFF FFFF	-	Reserved	-
	0x2000 0000-0x2000 1FFF	8 KB	SRAM	如果硬件上电配置 SRAM 为 4 KB, 则 SRAM 地址空间为 0x20000000-0x20001FFF
Code	0x1FFF 1180-0x1FFF FFFF	59.6 KB	Reserved	-
	0x1FFF 1100-0x1FFF 117F	128 Bytes	Factory config2. bytes	存放 trimming 数据 (含 HSI trimming 数据)、Flash/SRAM size 配置信息、上电读校验码、IP enable 信息
	0x1FFF 1080-0x1FFF 10FF	128 Bytes	Factory config1. bytes	存放用户用到的 HSI trimming 数据、Flash 擦写时间配置参数、Ts 数据
	0x1FFF 1000-0x1FFF 107F	128 Bytes	Factory config0. bytes	-
	0x1FFF 0F80-0x1FFF 0FFF	128 Bytes	Option bytes	芯片软硬件选项字节信息
	0x1FFF 0F00-0x1FFF 0F7F	128 Bytes	UID	Unique ID
	0x1FFF 0E80-0x1FFF 0EFF	128 Bytes	FT	FT 信息
	0x1FFF 0E00-0x1FFF 0E7F	128 Bytes	User Data bytes	用户区
	0x1FFF 0000-0x1FFF 0DFF	3.5 KB	System memory	存放 boot loader
	0x0801 0000-0x1FFE FFFF	-	Reserved	-
	0x0800 0000-0x0800 FFFF	64 KB	Main flash memory	-
	0x0001 0000-0x07FF FFFF	-	Reserved	-
	0x0000 0000-0x0000 FFFF	64 KB	根据 Boot 配置选择是: 1. Main flash 2. System flash 3. SRAM	-

表 4-2 外设寄存器地址

Bus	Boundary address	Size	Peripheral
	0xE000 000-0xE00F FFFF	1 MB	M0+
IOPORT	0x5000 1800-0x5FFF FFFF	~256 MB	Reserved
	0x5000 1400-0x5000 17FF	1 KB	GPIOF
	0x5000 1000-0x5000 13FF	1 KB	Reserved
	0x5000 0C00-0x5000 0FFF	1 KB	Reserved
	0x5000 0800-0x5000 0BFF	1 KB	Reserved
	0x5000 0400-0x5000 07FF	1 KB	GPIOB
	0x5000 0000-0x5000 03FF	1 KB	GPIOA

Bus	Boundary address	Size	Peripheral
AHB	0x4002 4000-0x4FFF FFFF	~	Reserved
	0x4002 3C00-0x4002 3FFF	1 KB	Reserved
	0x4002 3800-0x4002 3BFF	1 KB	Reserved
	0x4002 3400-0x4002 37FF	1 KB	Reserved
	0x4002 3000-0x4002 33FF	1 KB	CRC
	0x4002 2400-0x4002 2FFF	~	Reserved
	0x4002 2000-0x4002 23FF	1 KB	Flash
	0x4002 1C00-0x4002 1FFF	2 KB	Reserved
	0x4002 1800-0x4002 1BFF	1 KB	EXTI
	0x4002 1400-0x4002 17FF	1 KB	Reserved
	0x4002 1000-0x4002 13FF	1 KB	RCC
	0x4002 0400-0x4002 0FFF	1 KB	Reserved
	0x4002 0000-0x4002 03FF	1 KB	DMA
	APB	0x4001 5C00-0x4001 FFFF	32 KB
0x4001 5800-0x4001 5BFF		1 KB	MCUDBG
0x4001 5000-0x4001 57FF		2 KB	Reserved
0x4001 4C00-0x4001 4FFF		1 KB	Reserved
0x4001 4800-0x4001 4BFF		1 KB	TIM17
0x4001 4400-0x4001 47FF		1 KB	TIM16
0x4001 4000-0x4001 43FF		1 KB	Reserved
0x4001 3C00-0x4001 3FFF		1 KB	Reserved
0x4001 3800-0x4001 3BFF		1 KB	USART1
0x4001 3400-0x4001 37FF		1 KB	Reserved
0x4001 3000-0x4001 33FF		1 KB	SPI1/I ² S
0x4001 2C00-0x4001 2FFF		1 KB	TIM1
0x4001 2800-0x4001 2BFF		1 KB	Reserved
0x4001 2400-0x4001 27FF		1 KB	ADC
0x4001 0C00-0x4001 23FF		6 KB	Reserved
0x4001 0800-0x4001 0BFF		1 KB	VREFBUF
0x4001 0400-0x4001 07FF		1 KB	Reserved
0x4001 0300-0x4001 03FF		1 KB	PGAx/OPAx
0x4001 0200-0x4001 02FF			COMP1 COMP2
0x4001 0000-0x4001 01FF			SYSCFG
0x4000 B400-0x4000 FFFF		19 KB	Reserved
0x4000 B000-0x4000 B3FF		1 KB	Reserved
0x4000 9C00-0x4000 AFFF		5 KB	Reserved

Bus	Boundary address	Size	Peripheral
	0x4000 9800-0x4000 9BFF	1 KB	Reserved
	0x4000 9400-0x4000 97FF	1 KB	Reserved
	0x4000 8400-0x4000 93FF	4 KB	Reserved
	0x4000 8000-0x4000 83FF	1 KB	LPUART1
	0x4000 7C00-0x4000 7FFF	1 KB	LPTIM1
	0x4000 7800-0x4000 7BFF	1 KB	Reserved
	0x4000 7400-0x4000 77FF	1 KB	Reserved
	0x4000 7000-0x4000 73FF	1 KB	PWR
	0x4000 6C00-0x4000 6FFF	1 KB	Reserved
	0x4000 6800-0x4000 6BFF	1 KB	Reserved
	0x4000 6400-0x4000 67FF	1 KB	Reserved
	0x4000 5C00-0x4000 63FF	2 KB	Reserved
	0x4000 5800-0x4000 5BFF	1 KB	Reserved
	0x4000 5400-0x4000 57FF	1 KB	I ² C
	0x4000 5000-0x4000 53FF	1 KB	Reserved
	0x4000 4C00-0x4000 4FFF	1 KB	Reserved
	0x4000 4800-0x4000 4BFF	1 KB	UART1
	0x4000 4400-0x4000 47FF	1 KB	Reserved
	0x4000 3C00-0x4000 43FF	2 KB	Reserved
	0x4000 3800-0x4000 3BFF	1 KB	SPI2
	0x4000 3400-0x4000 37FF	1 KB	Reserved
	0x4000 3000-0x4000 33FF	1 KB	IWDG
	0x4000 2C00-0x4000 2FFF	1 KB	WWDG
	0x4000 2800-0x4000 2BFF	1 KB	RTC
	0x4000 2400-0x4000 27FF	1 KB	Reserved
	0x4000 2000-0x4000 23FF	1 KB	TIM14
	0x4000 1800-0x4000 1FFF	2 KB	Reserved
	0x4000 1400-0x4000 17FF	1 KB	Reserved
	0x4000 1000-0x4000 13FF	1 KB	Reserved
	0x4000 0800-0x4000 0FFF	2 KB	Reserved
	0x4000 0400-0x4000 07FF	1 KB	TIM3
	0x4000 0000-0x4000 03FF	1 KB	Reserved

1. 上表 AHB 标注为 Reserved 的地址空间, 无法写操作, 读回为 0, 且产生 HardFault; APB 标注为 Reserved 的地址空间, 无法写操作, 读回为 0, 不会产生 HardFault。

5. 电气特性

5.1. 测试条件

除非特殊说明，所有的电压都以 V_{SS} 为基准。

5.1.1. 最小值和最大值

除非特殊说明，通过在环境温度 $T_A = 25\text{ }^\circ\text{C}$ 和 $T_A = T_{A(\max)}$ 下进行的芯片量产测试筛选，保证在最坏的环境温度、供电电压和时钟频率条件下达到最小值和最大值。

基于表格下方注解的电特性结果、设计仿真和/或工艺参数的数据，未在生产中进行测试。最小和最大数值参考了样品测试，取平均值再加或者减三倍的标准偏差。

5.1.2. 典型值

除非特殊说明，典型数据是基于 $T_A = 25\text{ }^\circ\text{C}$ 和 $V_{CC} = 3.3\text{ V}$ 。这些数据仅用于设计指导未经过测试。

典型的 ADC 精度数值是通过对一个标准批次的采样，在所有温度范围下测试得到，95 % 的芯片误差小于等于给出的数值。

5.2. 绝对最大额定值

如果加在芯片上超过以下表格给出的绝对最大值，可能会导致芯片永久性的损坏。这里只是列出了所能承受的强度分等，并不意味着在此条件下器件的功能操作无误。长时间工作在最大值条件下可能影响芯片的可靠性。

表 5-1 电压特性⁽¹⁾

符号	描述	最小值	最大值	单位
V_{CC}	外部主供电电源	-0.30	6.25	V
V_{IN}	Tolerant 引脚电压	-0.30	6.25	V
	其他引脚的输入电压	-0.30	$V_{CC}+0.30$	

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。

表 5-2 电流特性

符号	描述	最大值	单位
I_{VCC}	流进 V_{CC} 引脚的总电流(供应电流) ⁽¹⁾	120	mA
I_{VSS}	流出 V_{SS} 引脚的总电流(流出电流) ⁽¹⁾	120	
$\Sigma I_{IO(PIN)}^{(2)}$	所有 I/O 和控制引脚的总输出灌电流	100	
	所有 I/O 和控制引脚的总拉电流	100	
$I_{IO(PIN)}$	任意 I/O 的输出灌电流 (除 COM_L I/O 外)	20	
	任意 COM_L I/O 的输出灌电流	80	
	任意 I/O 的拉电流	20	

1. 电源 V_{CC} 和地 V_{SS} 引脚必须始终连接到外部允许范围内的供电系统上。
2. IO 类型可参考引脚定义的术语和符号。

表 5-3 温度特性

符号	描述	数值	单位
T_{STG}	存储温度范围	-65 ~ +150	°C
T_O	工作温度范围	-40 ~ +105	°C

5.3. 工作条件

5.3.1. 通用工作条件

表 5-4 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	0	72	MHz
f_{PCLK}	内部 APB 时钟频率	-	0	72	MHz
V_{CC}	标准工作电压	-	2.0	5.5	V
V_{IN}	Tolerant IO 输入电压	-	-0.3	5.5	V
	其他 IO 输入电压	-	-0.3	$V_{CC}+0.3$	
T_A	环境温度	-	-40	105	°C
T_J	结温范围	-	-40	125	°C

5.3.2. 上下电工作条件

表 5-5 上电和掉电工作条件

符号	参数	条件	最小值	最大值	单位
t_{VCC}	V_{CC} 上升速率	-	10	∞	$\mu\text{s/V}$
	V_{CC} 下降速率	V_{CC} 下降	20	∞	

5.3.3. 内嵌复位和 PVD 模块特性

表 5-6 POR/PDR/BOR 模块特性

符号	参数	条件	最小值	典型值	最大值	单位
$t_{RSTTEMPO}$	复位持续时间	-	-	4.00	7.50	ms
$V_{POR/PDR}$	上电/下电复位阈值	上升沿	1.50	1.63	1.70	V
		下降沿	1.45	1.60	1.68	V
$V_{PDRhyst}^{(1)}$	PDR 迟滞	-	-	30	-	mV
V_{BOR}	BOR 阈值电压	BOR_LEV[2:0]=000 (上升沿)	保留			V
		BOR_LEV[2:0]=000 (下降沿)				
		BOR_LEV[2:0]=001 (上升沿)				
		BOR_LEV[2:0]=001 (下降沿)				

符号	参数	条件	最小值	典型值	最大值	单位
		BOR_LEV[2:0]=010 (上升沿)	2.10	2.20	2.30	
		BOR_LEV[2:0]=010 (下降沿)	2.00	2.10	2.20	
		BOR_LEV[2:0]=011 (上升沿)	2.29	2.41	2.52	
		BOR_LEV[2:0]=011 (下降沿)	2.19	2.30	2.41	
		BOR_LEV[2:0]=100 (上升沿)	2.47	2.59	2.71	
		BOR_LEV[2:0]=100 (下降沿)	2.39	2.51	2.63	
		BOR_LEV[2:0]=101 (上升沿)	2.67	2.80	2.93	
		BOR_LEV[2:0]=101 (下降沿)	2.55	2.68	2.81	
		BOR_LEV[2:0]=110 (上升沿)	2.84	2.98	3.12	
		BOR_LEV[2:0]=110 (下降沿)	2.77	2.90	3.03	
		BOR_LEV[2:0]=111 (上升沿)	3.06	3.21	3.36	
		BOR_LEV[2:0]=111 (下降沿)	2.96	3.10	3.25	
V_BOR_hyst	BOR 迟滞	-	-	100	-	mV

1. 由设计保证, 不在生产中测试。

表 5-7 PVD 模块特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{PVD}	可编程电压检测器电平选择	PLS[2:0]=000 (上升沿)	保留			V
		PLS[2:0]=000 (下降沿)				
		PLS[2:0]=001 (上升沿)				
		PLS[2:0]=001 (下降沿)				
		PLS[2:0]=010 (上升沿)	2.10	2.20	2.30	
		PLS[2:0]=010 (下降沿)	2.00	2.10	2.20	
		PLS[2:0]=011 (上升沿)	2.29	2.41	2.52	
		PLS[2:0]=011 (下降沿)	2.19	2.30	2.41	
		PLS[2:0]=100 (上升沿)	2.47	2.59	2.71	
		PLS[2:0]=100 (下降沿)	2.39	2.51	2.63	
		PLS[2:0]=101 (上升沿)	2.67	2.80	2.93	
		PLS[2:0]=101 (下降沿)	2.55	2.68	2.81	
		PLS[2:0]=110 (上升沿)	2.84	2.98	3.12	
		PLS[2:0]=110 (下降沿)	2.77	2.90	3.03	
		PLS[2:0]=111 (上升沿)	3.06	3.21	3.36	
PLS[2:0]=111 (下降沿)	2.96	3.10	3.25			
V _{PVDhyst} ⁽¹⁾	PVD 迟滞	-	-	100	-	mV

1. 由设计保证, 不在生产中测试。

5.3.4. 工作电流特性

表 5-8 运行模式电流

符号	条件						典型值 ⁽¹⁾	最大值		单位
	运行	程序	系统时钟源	频率(MHz)	外设时钟	MR_VSEL	25 °C	85 °C	105 °C	
I _{CC} (Run)	Flash	While(1)	PLL	72	关闭	2'b00	3.20	-	-	mA
			HSI	8		2'b01	0.74	-	-	
			LSI (SLEEP_EN = 0)	32.768 kHz		2'b01	0.30	-	-	
			LSI (SLEEP_EN = 1)	32.768 kHz		2'b01	0.24	-	-	
			PLL	72	开启	2'b00	5.23	-	-	
			HSI	8		2'b01	0.95	-	-	
			LSI (SLEEP_EN = 0)	32.768 kHz		2'b01	0.30	-	-	
			LSI (SLEEP_EN = 1)	32.768 kHz		2'b01	0.24	-	-	

1. 由设计保证，不在生产中测试。

表 5-9 Low-power Run 模式电流

符号	条件					典型值 ⁽¹⁾	最大值		单位	
	运行	程序	系统时钟源	频率(MHz)	外设时钟	25 °C	85 °C	105 °C		
I _{cc} (LPR)	Flash	While(1)	HSI8	2	关闭	2'b00	0.32	-	-	mA
						2'b01	0.31	-	-	
						2'b10	0.30	-	-	
				1		2'b00	0.26	-	-	
						2'b01	0.26	-	-	
						2'b10	0.26	-	-	
		HSI8	开启	2	2'b00	0.38	-	-		
					2'b01	0.36	-	-		
					2'b10	0.35	-	-		
				1	2'b00	0.30	-	-		
					2'b01	0.28	-	-		
					2'b10	0.27	-	-		

1. 由设计保证, 不在生产中测试。

表 5-10 Sleep 模式电流

符号	条件					典型值 ⁽¹⁾	最大值		单位	
	运行	程序	系统时钟源	频率(MHz)	外设时钟		MR_VSEL	25 °C		85 °C
I _{cc} (Sleep)	Flash	While(1)	PLL	72	关闭	2'b00	1.80	-	-	mA
			HSI	8		2'b01	0.40	-	-	
			LSI (SLEEP_EN = 0)	32.768 kHz		2'b01	0.30	-	-	
			LSI (SLEEP_EN = 1)	32.768 kHz		2'b01	0.24	-	-	
			PLL	72	开启	2'b00	4.08	-	-	
			HSI	8		2'b01	0.64	-	-	
			LSI (SLEEP_EN = 0)	32.768 kHz		2'b01	0.30	-	-	
			LSI (SLEEP_EN = 1)	32.768 kHz		2'b01	0.24	-	-	

1. 数据基于考核结果，不在生产中测试。

表 5-11 Low-power sleep 模式电流

符号	条件					LPR_VSEL	典型值 ⁽¹⁾			单位
	运行	程序	系统时钟源	频率 (MHz)	外设时钟		25 °C	85°C	105°C	
I _{cc} (LPSleep)	Flash	While(1)	HSI8	2	关闭	2'b00	0.23	-	-	mA
						2'b01	0.22	-	-	
						2'b10	0.22	-	-	
				1		2'b00	0.22	-	-	
						2'b01	0.21	-	-	
						2'b10	0.21	-	-	
			LSI	32.768 kHz	2'b01	0.20	-	-		
			HSI8	2	开启	2'b00	0.30	-	-	
						2'b01	0.28	-	-	
						2'b10	0.27	-	-	
				1		2'b00	0.25	-	-	
						2'b01	0.24	-	-	
						2'b10	0.23	-	-	
			LSI	32.768 kHz	2'b01	0.20	-	-		

1. 数据基于考核结果，不在生产中测试。

表 5-12 Stop 模式电流

符号	条件		典型值 ⁽¹⁾	最大值		单位
	-	DLPR_VSEL	25°C	85 °C	105 °C	
I _{cc} (Stop)	RTC + IWDG + LPTIM with LSI	2'b10	7.3	-	-	μA
	IWDG with LSI	2'b10	7.3	-	-	
	LPTIM with LSI	2'b10	7.3	-	-	
	RTC with LSI	2'b10	7.3	-	-	
	外设关闭	2'b10	7.0	-	-	

1. 数据基于考核结果，不在生产中测试。

5.3.5. 低功耗模式唤醒时间

表 5-13 低功耗模式唤醒时间

符号	参数 ⁽¹⁾	供电模式 ⁽²⁾	条件	典型值 ⁽³⁾	最大值	单位
t _{WUSLEEP}	Sleep 的唤醒时间	-	Flash 中执行程序, HSI (8 MHz) 作为系统时钟	11	-	CPU cycles
t _{WULPSLEEP}	Low-power sleep 唤醒后进入 Low-power run 的时间	-	Flash 中执行程序, HSI (8 MHz) 作为系统时钟	11	-	
t _{WUSTOP}	Stop 唤醒后进入 Run 时间	DLPR 供电, DLPR_VSEL=00	Flash 中执行程序, HSI (8 MHz) 作为系统时钟	15	-	μs
		DLPR 供电, DLPR_VSEL=01	Flash 中执行程序, HSI (8 MHz) 作为系统时钟	15	-	
		DLPR 供电, DLPR_VSEL=10	Flash 中执行程序, HSI (8 MHz) 作为系统时钟	15	-	
	Stop 唤醒后进入 Lower-power run 时间	DLPR 供电, DLPR_VSEL=00	Flash 中执行程序, HSI (8 MHz) 作为系统时钟	15	-	
		DLPR 供电, DLPR_VSEL=01	Flash 中执行程序, HSI (8 MHz) 作为系统时钟	15	-	
		DLPR 供电, DLPR_VSEL=10	Flash 中执行程序, HSI (8 MHz) 作为系统时钟	15	-	

1. 唤醒时间的测量是从唤醒时间开始至用户程序读取第一条指令。
2. 唤醒前的供电模式。
3. 数据基于考核结果, 不在生产中测试。

5.3.6. 外部时钟源特性

5.3.6.1. 外部高速时钟

在 HSE 的 bypass 模式 (RCC_CR 的 HSEBYP 置位)，芯片内的高速起振电路停止工作，相应的 IO 作为标准的 GPIO 使用。




图 5-1 外部高速时钟时序图

表 5-14 外部高速时钟特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
f_{HSE_ext}	用户外部时钟频率	1	8	32	MHz
V_{HSEH}	输入引脚高电平电压	$0.7 \cdot V_{CC}$	-	V_{CC}	V
V_{HSEL}	输入引脚低电平电压	V_{SS}	-	$0.3 \cdot V_{CC}$	
$t_w^{(HSEH)}$ $t_w^{(HSEL)}$	输入高或低的时间	15	-	-	ns
$t_r^{(HSE)}$ $t_f^{(HSE)}$	输入上升/下降的时间	-	-	20	ns
$DuCy_{(HSE)}$	占空比	45	-	55	%

1. 由设计保证，不在生产中测试。

5.3.6.2. 外部低速时钟

在 LSE 的 bypass 模式 (RCC_BDCR 的 LSEBYP 置位)，芯片内的低速起振电路停止工作，相应的 IO 作为标准的 GPIO 使用。




图 5-2 外部低速时钟时序图

表 5-15 外部低速时钟特性⁽¹⁾

符号	参数 ⁽¹⁾	最小值	典型值	最大值	单位
f_{LSE_ext}	用户外部时钟频率	-	32.768	1000	kHz
V_{LSEH}	输入引脚高电平电压	$0.7 \cdot V_{CC}$	-	-	V
V_{LSEL}	输入引脚低电平电压	-	-	$0.3 \cdot V_{CC}$	V
$t_{W(LSEH)}$ $t_{W(LSEL)}$	输入高或低的时间	450	-	-	ns
$t_{r(LSE)}$ $t_{f(LSE)}$	输入上升/下降的时间	-	-	50	ns
$DuCy_{(LSE)}$	占空比	45	-	55	%

1. 由设计保证，不在生产中测试。

5.3.6.3. 外部高速晶体

可以通过外接 4 ~ 32 MHz 的晶体/陶瓷谐振器。在应用中，晶体和负载电容应该尽可能靠近管脚，这样可以使输出变形和启动稳定时间最小化。

表 5-16 外部高速晶体特性

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位	
f_{OSC_IN}	振荡频率	-	4	-	32	MHz	
$I_{CC}^{(4)}$	HSE 功耗	$R_m=100 \Omega, C_L=12 \text{ pF}@4 \text{ MHz},$ $HSE_DRV[1:0] = 00$	-	0.60	-	mA	
		$R_m=150 \Omega, C_L=12 \text{ pF}@8 \text{ MHz},$ $HSE_DRV[1:0] = 00$	-	0.63	-		
		$R_m=70 \Omega, C_L=12 \text{ pF}@16 \text{ MHz},$ $HSE_DRV[1:0] = 01$	-	1.10	-		
		$R_m=40 \Omega, C_L=20 \text{ pF}@24 \text{ MHz},$ $HSE_DRV[1:0] = 10$	-	1.45	-		
		$R_m=40 \Omega, C_L=10 \text{ pF}@32 \text{ MHz},$ $HSE_DRV[1:0] = 10$	-	1.50	-		
$g_m^{(2)}$	振荡器跨导	启动	$HSE_DRV[1:0]=00$	3.5	-	-	mA/V
			$HSE_DRV[1:0]=01$	5	-	-	
			$HSE_DRV[1:0]=10$	7.5	-	-	
			$HSE_DRV[1:0]=11$	10	-	-	
$t_{SU(HSE)}^{(3)(4)}$	启动时间	$R_m=100 \Omega, C_L=12 \text{ pF}@4 \text{ MHz},$ $HSE_DRV[1:0] = 00$	-	1.80	-	ms	
		$R_m=150 \Omega, C_L=12 \text{ pF}@8 \text{ MHz},$ $HSE_DRV[1:0] = 00$	-	1.90	-		
		$R_m=70 \Omega, C_L=12 \text{ pF}@16 \text{ MHz},$ $HSE_DRV[1:0] = 01$	-	0.40	-		
		$R_m=40 \Omega, C_L=20 \text{ pF}@24 \text{ MHz},$ $HSE_DRV[1:0] = 10$	-	0.55	-		
		$R_m=40 \Omega, C_L=10 \text{ pF}@32 \text{ MHz},$ $HSE_DRV[1:0] = 10$	-	0.45	-		

1. 晶体/陶瓷谐振器特性基于制造商给出的数据手册。

2. 由设计保证，不在生产中测试。

3. $t_{SU(HSE)}$ 是从启用（通过软件）到时钟振荡达到稳定的启动时间，针对标准晶体/谐振器测量的，不同晶体/谐振器可能会有很大差异。

4. 数据基于考核结果，不在生产中测试。

5.3.6.4. 外部低速晶体

可以通过外接 32.768 kHz 的晶体/陶瓷谐振器。在应用中，晶体和负载电容应该尽可能靠近管脚，这样可以使输出变形和启动稳定时间最小化。

表 5-17 外部低速晶体特性

符号	参数	条件 ⁽¹⁾	最小值 ⁽²⁾	典型值	最大值 ⁽²⁾	单位
I _{CC} ⁽⁴⁾	LSE 功耗	C _L =6 pF, R _m =70 kΩ LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 00	-	600	-	nA
		C _L =6 pF, R _m =70 kΩ LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 01	-	700	-	
		C _L =12 pF, R _m =45 kΩ LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 10	-	1100	-	
		C _L =12 pF, R _m =45 kΩ LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 11	-	1400	-	
g _m ⁽²⁾	振荡器跨导	LSE_DRV[1:0]=00	2.50	-	-	μA/V
		LSE_DRV[1:0]=01	3.75	-	-	
		LSE_DRV[1:0]=10	8.50	-	-	
		LSE_DRV[1:0]=11	3.50	-	-	
t _{SU(LSE)} ⁽³⁾⁽⁴⁾	启动时间	C _L =6 pF, R _m =70 kΩ LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 00	-	0.6	-	s
		C _L =6 pF, R _m =70 kΩ LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 01	-	0.5	-	
		C _L =12 pF, R _m =45 kΩ LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 10	-	0.7	-	
		C _L =12 pF, R _m =45 kΩ LSE_STARTUP [1:0] = 00 LSE_DRIVER [1:0] = 11	-	0.5	-	

1. 晶体/陶瓷谐振器特性基于制造商给出的数据手册。
2. 由设计保证，不在生产中测试。
3. t_{SU(LSE)}是从启用（通过软件）到时钟振荡达到稳定的启动时间，针对标准晶体/谐振器测量的，不同晶体/谐振器可能会有很大差异。
4. 数据基于考核结果，不在生产中测试。

5.3.7. 内部高频时钟源 HSI 特性

表 5-18 内部高频时钟源特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{HSI}	HSI 频率	-	-	8.0	-	MHz
ΔTemp(HSI8)	HSI 8M 频率温度漂移	V _{CC} = 3.3 V, T _A = 25 °C	-1 ⁽²⁾	-	1 ⁽²⁾	%
		V _{CC} = 2.0 ~ 5.5 V, T _A = -20 ~ 85 °C	-1.5 ⁽²⁾	-	1.5 ⁽²⁾	
		V _{CC} = 2.0 ~ 5.5 V, T _A = -40 ~ 105 °C	-2 ⁽²⁾	-	2 ⁽²⁾	
f _{TRIM} ⁽¹⁾	HSI 微调精度	-	-	0.1	-	%
D _{HSI} ⁽¹⁾	占空比	-	45 ⁽¹⁾	-	55 ⁽¹⁾	%

符号	参数	条件	最小值	典型值	最大值	单位
t _{Stab(HSI)}	HSI 稳定时间	-	-	5	-	μs
I _{CC(HSI)} ⁽²⁾	HSI 功耗	8 MHz	-	95	-	μA

1. 由设计保证, 不在生产中测试。
2. 数据基于考核结果, 不在生产中测试。

5.3.8. 内部低频时钟源 LSI 特性

表 5-19 内部低频时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{LSI}	LSI 频率	-	-	32.768	-	kHz
ΔTemp(LSI)	LSI 频率温度漂移	T _A = 25 °C, V _{CC} = 3.3 V	-3 ⁽²⁾	-	3 ⁽²⁾	%
		V _{CC} = 2.0 ~ 5.5 V, T _A = 0 ~ 85 °C	-5 ⁽²⁾	-	5 ⁽²⁾	
		V _{CC} = 2.0 ~ 5.5 V, T _A = -40 ~ 105 °C	-8 ⁽²⁾	-	8 ⁽²⁾	
f _{TRIM} ⁽¹⁾	LSI 微调精度	-	-	0.5	-	%
t _{Stab(LSI)} ⁽¹⁾	LSI 稳定时间	-	-	100	-	μs
I _{CC(LSI)} ⁽¹⁾	LSI 功耗	-	-	300	-	nA

1. 由设计保证, 不在生产中测试。
2. 数据基于考核结果, 不在生产中测试。

5.3.9. 锁相环 PLL 特性

表 5-20 锁相环特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{PLL_IN}	输入频率	T _A = 25 °C, V _{CC} = 3.3 V	8 ⁽¹⁾	-	24 ⁽¹⁾	MHz
f _{PLL_OUT}	输出频率	T _A = 25 °C, V _{CC} = 3.3 V	48 ⁽¹⁾	-	144 ⁽¹⁾	MHz
t _{LOCK}	锁存时间	f _{PLL_IN} = 24 MHz	-	50 ⁽¹⁾	-	μs

1. 由设计保证, 不在生产中测试。

5.3.10. 存储器特性

表 5-21 存储器特性

符号	参数	条件	典型值	最大值 ⁽¹⁾	单位
t _{prog}	页编程时间	-	1.0	1.5	ms
t _{ERASE}	页/扇区/全片擦除时间	-	3.5	4.5	ms
I _{CC}	页编程功耗	-	2.0	3.0	mA
	页/扇区/全片擦除功耗	-	2.0	3.0	

1. 由设计保证, 不在生产中测试。

表 5-22 存储器擦写次数和数据保持

符号	参数	条件	最小值 ⁽¹⁾	单位
N _{END}	擦写次数	T _A = -40 ~ 85 °C	100	kcycle
		T _A = 85 ~ 105 °C	10	
t _{RET}	数据保持期限	10 kcycle T _A = 55 °C	20	Year

1. 数据基于考核结果, 不在生产中测试。

5.3.11. 端口特性

表 5-23 IO 端口特性

符号	参数		条件	最小值	典型值	最大值	单位
V _{IL}	标准 I/O 输入低电平		2.0 V ≤ V _{CC} ≤ 5.5 V	-	-	0.3*V _{CC}	V
	Tolerant I/O 输入低电平						
V _{IH}	标准 I/O 输入高电平		2.0 V ≤ V _{CC} ≤ 5.5 V	0.7*V _{CC}	-	-	V
	Tolerant I/O 输入高电平						
V _{hys} ⁽¹⁾	标准 I/O 施密特电压迟滞		-	-	200	-	mV
	Tolerant I/O 施密特电压迟滞						
I _{Ikg} ⁽²⁾	输入漏电流	标准 I/O	V _{SS} ≤ V _{IN} ≤ V _{CC}	-	-	±1	μA
		Tolerant I/O	V _{SS} ≤ V _{IN} ≤ V _{CC}	-	-	±1	
			V _{CC} ≤ V _{IN} ≤ V _{CC} +1 V ⁽⁴⁾	-	-	3	
			V _{CC} +1 V ≤ V _{IN} ≤ 5.5 V	-	-	1	
R _{PU} ⁽³⁾	内部上拉电阻		V _{IN} =V _{SS}	30	50	70	kΩ
R _{PD} ⁽³⁾	内部下拉电阻		V _{IN} =V _{CC}	30	50	70	kΩ
C _{IO}	I/O 引脚电容		-	-	5	-	pF
t _{ns(EXTI)} ⁽¹⁾	输入滤波宽度		ENI=1, ENS=1	3	5	10	ns
t _{ns(I2C)} ⁽¹⁾	I ² C 输入滤波宽度		IIC_FILT_EN=1	100	145	300	ns

1. 由设计保证，不在生产中测试。
2. 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。
3. 上拉和下拉电阻是设计为一个真正的电阻串联一个可开关的 PMOS/NMOS 实现。
4. V_{CC}+1 V 最大值不应超过 5.5 V。

表 5-24 输出电压特性⁽³⁾

符号	参数 ⁽²⁾	驱动	条件	最小值	最大值	单位
V _{OL} ⁽¹⁾	任意 COM IO 输出低电平(除 COM_L IO)	GPIOX_OSPEEDR=11	I _{OL} = 50 mA, V _{CC} ≥ 5.0 V	-	0.50	V
		GPIOX_OSPEEDR=11	I _{OL} = 50 mA, V _{CC} ≥ 3.3 V	-	0.55	
		GPIOX_OSPEEDR=11	I _{OL} = 8 mA, V _{CC} ≥ 2.7 V	-	0.40	
V _{OL} ⁽¹⁾	任意 COM_L 输出低电平	GPIOX_OSPEEDR=11, EHS=1	I _{OL} =80 mA, V _{CC} ≥ 5 V	-	0.55	V
		GPIOX_OSPEEDR=10, EHS=1	I _{OL} =60 mA, V _{CC} ≥ 5 V	-	0.45	
		GPIOX_OSPEEDR=01, EHS=1	I _{OL} =40 mA, V _{CC} ≥ 5 V	-	0.40	
		GPIOX_OSPEEDR=00, EHS=1	I _{OL} =20 mA, V _{CC} ≥ 5 V	-	0.30	
V _{OH} ⁽¹⁾	任意 IO 输出高电平	GPIOX_OSPEEDR=11	I _{OL} =16 mA, V _{CC} ≥ 3.3 V	V _{CC} -0.70	-	V
		GPIOX_OSPEEDR=11	I _{OL} = 8 mA, V _{CC} ≥ 2.7 V	V _{CC} -0.45	-	

1. IO 类型可参考引脚定义的术语和符号。
2. 数据基于考核结果，不在生产中测试。
3. 对于所有输出的组合，最大总电流（包括 V_{OL} 或 V_{OH} 产生的电流总和）不应超过表 5-2 电流特性中的最大额定值参数 $\Sigma I_{O(PIN)}$ 。

5.3.12. ADC 特性

表 5-25 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{CC}	模拟供电电压	-	2.0	-	5.5	V
I _{CC}	V _{CC} 引脚电流	f _{ADC} = 16 MHz	-	1.0 ⁽¹⁾	-	mA
		f _{ADC} = 32 MHz	-	1.0 ⁽¹⁾	-	
		f _{ADC} = 48 MHz	-	1.1 ⁽¹⁾	-	
f _{ADC}	ADC 时钟频率	2.0 V ≤ V _{REF+} = V _{CC} < 5.5 V	4	-	8	MHz
		2.5 V ≤ V _{REF+} = V _{CC} < 5.5 V	4	-	16	
		2.7 V ≤ V _{REF+} = V _{CC} < 5.5 V	4	-	48	
		V _{REF+} = V _{REFBUF}	-	-	2	
f _S ⁽²⁾	采样率	V _{REF+} = V _{CC} ≥ 2.0 V	-	-	0.5	MSPS
		V _{REF+} = V _{CC} ≥ 2.5 V	-	-	1	
		V _{REF+} = V _{CC} ≥ 2.7 V	-	-	3	
		V _{REF+} = V _{REFBUF} , f _{ADC} = 2 MHz	-	-	0.125	
V _{AIN}	转换电压范围	单端模式	0	-	V _{CC}	V
R _{AIN} ⁽²⁾	外部输入阻抗 ⁽³⁾	-	-	-	33	kΩ
R _{ADC} ⁽¹⁾⁽²⁾	采样开关电阻	-	-	-	1.2	kΩ
C _{ADC} ⁽¹⁾⁽²⁾	内部采样和保持电容	-	-	2.5	3	pF
t _{CAL} ⁽²⁾	校准时间	f _{ADC} = 16 MHz	12			μs
		-	192			1/f _{ADC}
t _S ⁽²⁾	采样时间	f _{ADC} = 16 MHz	0.156	-	40.03	μs
		-	2.5	-	640.5	1/f _{ADC}
t _{samp_setup} ⁽¹⁾	采样建立时间 (内部通道)	-	20	-	-	μs
t _{STAB} ⁽²⁾	上电稳定时间	-	0	0	3	μs
t _{CONV} ⁽²⁾	总转换时间	f _{ADC} = 16 MHz	1	-	40.875	μs
		-	16 ~ 654			1/f _{ADC}

1. 由设计保证，不在生产中测试。
2. 数据基于考核结果，不在生产中测试。
3. 在外部触发时，需要额外增加 1/f_{PCLK2} 的延迟。

$$a) R_{AIN} < \frac{T_S}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

- b) 上述公式用于决定最大外部阻抗，使得误差可以小于 1/4 LSB。其中 N = 12，表示 12 位分辨率。

表 5-26 R_{AIN} Max for f_{ADC} = 32 MHz⁽¹⁾

采样周期(Ts)	采样时间 (ts)(ns)	R _{AIN} 最大值 (Ω)	
		快速通道	慢速通道
2.5	78.13	100	-
6.5	203.13	330	100
12.5	390.63	680	470
24.5	765.63	1500	1200

采样周期(Ts)	采样时间 (ts)(ns)	R _{AIN} 最大值 (Ω)	
		快速通道	慢速通道
47.5	1484.38	2200	1800
92.5	2890.63	4700	3900
247.5	7734.38	12000	10000
640.5	20015.63	39000	33000

1. 由设计保证, 不在生产中测试。

表 5-27 ADC 静态特性⁽¹⁾⁽²⁾⁽³⁾

符号	参数	模式	最小值	典型值	最大值	单位
ET	综合误差	单端模式	-	±4.0	±8.0	LSB
EO	偏移误差	单端模式	-	±2.0	±5.0	
EG	增益误差	单端模式	-	±3.0	±6.0	
ED	微分线性误差	单端模式	-	±0.8	±1.0	
EL	积分线性误差	单端模式	-	±2.5	±5.0	

1. 由设计保证, 不在生产中测试。

2. ADC DC 测试之前先做校准。

3. ADC 精度与反向注入电流关系: 需要避免在任何标准的模拟输入引脚上注入反向电流, 因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上, (引脚与地之间) 增加一个肖特基二极管。

表 5-28 ADC 动态特性⁽¹⁾⁽²⁾⁽³⁾

符号	参数	模式	最小值	典型值	最大值	单位
ENOB	有效位数	单端模式	-	10.0	-	bit
SINAD	信噪失真比	单端模式	-	62.0	-	dB
SNR	信噪比	单端模式	-	62.9	-	
SFDR	无杂散动态范围	单端模式	-	72.3	-	
THD	总谐波失真	单端模式	-	-69.5	-	

1. 由设计保证, 不在生产中测试。

2. ADC DC 测试之前先做校准。

3. ADC 精度与反向注入电流关系: 需要避免在任何标准的模拟输入引脚上注入反向电流, 因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上, (引脚与地之间) 增加一个肖特基二极管。

5.3.13. 比较器特性

表 5-29 比较器特性⁽¹⁾

符号	参数	条件		最小值	典型值	最大值	单位
V _{IN}	输入电压范围	-		0	-	V _{CC}	V
t _{START}	启动时间	高速模式		-	-	5	μs
		中速模式		-	-	15	
t _D	比较延时	200 mV 阶跃	高速模式	V _{CC} ≥2 V	-	50	ns
		100 mV 过驱动电压	中速模式	V _{CC} ≥2 V	-	1500	
		>200 mV 阶跃	高速模式	V _{CC} ≥2 V	-	-	

符号	参数	条件		最小值	典型值	最大值	单位	
		100 mV 过驱动电压	中速模式	$V_{CC} \geq 2\text{ V}$	-	-	4000	
V_{offset}	失调电压	-		-	-	± 5	± 10	mV
V_{hys}	迟滞电压	无迟滞功能		-	-	0	-	mV
		有迟滞功能		-	-	20	-	
I_{CC}	功耗	静态功耗	高速模式	-	-	250	-	μA
			中速模式	-	-	10	-	
		动态功耗, 输入信号为 过驱动电压 100 mV, 50 kHz 的方波	高速模式	-	-	250	-	
			中速模式	-	-	10	-	

1. 由设计保证, 不在生产中测试。

5.3.14. 运算放大器特性

表 5-30 运算放大器特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{CC}	供电电压	-	2.5	3.3	5.5	V
V_{IN}	输入电压范围	-	0	-	V_{CC}	V
V_{OUT}	输出电压	$C_{\text{LOAD}} \leq 25\text{ pF}$, $R_{\text{LOAD}} \geq 5\text{ k}\Omega$	0.2	-	$V_{\text{CC}}-0.2$	V
I_{LOAD}	驱动电流	-	-	-	1	mA
$I_{\text{LOAD_PGA}}^{(1)}$	驱动电流 (PGA 模式)	-	-	-	0.5	mA
C_{LOAD}	负载电容	-	-	-	25	pF
R_{LOAD}	负载电阻	-	5	-	-	k Ω
V_{IO}	输入失调电压	$T_A = 25\text{ }^\circ\text{C}$	-	-	± 5	mV
		全电压, 全温度			± 10	
$\text{CMRR}^{(1)}$	共模抑制比	频率 1 kHz	-	60	-	dB
$\text{PSRR}^{(1)}$	电源抑制比 (相对于 V_{CC}) (静态直流测量)	频率 1 kHz, $C_{\text{LOAD}} \leq 25\text{ pF}$, $R_{\text{LOAD}} \geq 5\text{ k}\Omega$, $V_{\text{com}} = V_{\text{CC}}/2$	-	80	-	dB
		频率 1 MHz, $C_{\text{LOAD}} \leq 25\text{ pF}$, $R_{\text{LOAD}} \geq 5\text{ k}\Omega$, $V_{\text{com}} = V_{\text{CC}}/2$	40	-	-	
		频率 10 MHz, $C_{\text{LOAD}} \leq 25\text{ pF}$, $R_{\text{LOAD}} \geq 5\text{ k}\Omega$, $V_{\text{com}} = V_{\text{CC}}/2$	20	-	-	
$\text{UGBW}^{(1)}$	单位增益带宽	$200\text{ mV} \leq V_{\text{out}} \leq V_{\text{CC}}-200\text{ mV}$	5	10	-	MHz
SR	压摆率(从 10% * V_{CC} 到 90% * V_{CC})	普通模式	-	8	-	V/ μs
$\text{AO}^{(1)}$	开环增益	$100\text{ mV} \leq V_{\text{out}} \leq V_{\text{CC}}-100\text{ mV}$	65	95	-	dB
		$200\text{ mV} \leq V_{\text{out}} \leq V_{\text{CC}}-300\text{ mV}$	75	95	-	
V_{OHSAT}	最大输出饱和电压	$I_{\text{LOAD}} = \text{max}$ 或 $R_{\text{LOAD}} = \text{min}$, Input at V_{CC} . 跟随模式	$V_{\text{CC}}-200$	-	-	mV
V_{OLSAT}	最小输出饱和电压	$I_{\text{LOAD}} = \text{max}$ or $R_{\text{LOAD}} = \text{min}$, Input at 0. 跟随模式	-	-	200	mV
Φ_m	相位裕度	跟随模式, $V_{\text{com}} = V_{\text{CC}}/2$	55	65	-	$^\circ$
GM	增益裕度	跟随模式, $V_{\text{com}} = V_{\text{CC}}/2$	8	-	-	dB

符号	参数	条件	最小值	典型值	最大值	单位
t _{su}	建立时间(关闭状态到输出为 98%*V _{CC})	普通模式, C _{LOAD} ≤ 25 pF, R _{LOAD} ≥ 5 kΩ, 跟随模式	-	3	6	μs
PGA 增益误差	正相增益误差	PGA 增益= 2, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-1	-	1	%
		PGA 增益= 4, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-2	-	2	
		PGA 增益= 8, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-3	-	3	
		PGA 增益= 16, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-5	-	5	
	反相增益误差	PGA 增益= -1, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-1	-	1	%
		PGA 增益= -3, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-2	-	2	
		PGA 增益= -7, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-3	-	3	
		PGA 增益= -15, 200mV ≤ V _{out} ≤ V _{CC} - 200mV	-5	-	5	
电阻网络	R2/R1 (内部电阻比例 (PGA 模式, 正相输入))	PGA 增益= 2	-	640/640	-	kΩ/ kΩ
		PGA 增益= 4	-	960/320	-	
		PGA 增益= 8	-	1120/160	-	
		PGA 增益= 16	-	1200/80	-	
	R2/R1 (内部电阻比例 (PGA 模式, 反相输入))	PGA 增益= -1	-	640/640	-	kΩ/ kΩ
		PGA 增益= -3	-	960/320	-	
		PGA 增益= -7	-	1120/160	-	
		PGA 增益= -15	-	1200/80	-	
eN ⁽¹⁾	电压噪声密度	1 kHz, 输出电阻负载 5 kΩ	-	250	-	μV/ √Hz
		10 kHz, 输出电阻负载 5 kΩ	-	90	-	
I _{CC}	OPAMP 工作电流	普通模式、无负载、跟随模式	-	1.3	2.2	mA

1. 由设计保证, 不在生产中测试。

5.3.15. 温度传感器特性

表 5-31 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
T _L ⁽¹⁾	V _{SENSE} 相对于温度的线性度	-	± 2	± 5	°C
Avg_Slope ⁽¹⁾	平均斜率	2.3	2.5	2.7	mV/°C
V ₃₀	30 °C (± 5 °C) 时的电压	0.74	0.76	0.78	V
t _{START} ⁽¹⁾	建立时间	-	70	120	μs
t _{s_temp} ⁽¹⁾	当读取温度时的 ADC 采样时间	20	-	-	μs

1. 由设计保证, 不在生产中测试。

2. 数据基于考核结果, 不在生产中测试。

5.3.16. 内置参考电压特性

表 5-32 内置参考电压 (V_{REFINT}) 特性⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
V_{REFINT}	内部参考电压	1.17	1.2	1.23	V
$t_{start_vrefint}$	内部参考电压启动时间	-	10	15	μ s
T_{coeff}	温度系数	-	100 ⁽¹⁾	-	ppm/ $^{\circ}$ C
I_{VCC}	V_{REFINT} 产生的电流损耗	-	12	20	μ A

1. 由设计保证, 不在生产中测试。

表 5-33 内置的参考电压 (V_{REFBUF}) 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{REF20}	2.048 V 内置参考电压	$T_A = 25^{\circ}\text{C}$, $V_{CC} = 3.3\text{ V}$	2.028	2.048	2.068	V
V_{REF15}	1.5 V 内置参考电压	$T_A = 25^{\circ}\text{C}$, $V_{CC} = 3.3\text{ V}$	1.485	1.5	1.515	V
$V_{REF1024}$	1.024 V 内置参考电压	$T_A = 25^{\circ}\text{C}$, $V_{CC} = 3.3\text{ V}$	1.014	1.024	1.034	V
$T_{coeff_VREFBUF}^{(1)}$	V_{REFBUF} 温度系数	$T_A = -40 \sim 105^{\circ}\text{C}$	-	150	-	ppm/ $^{\circ}$ C
$t_{start_VREFBUF}^{(1)}$	V_{REFBUF} 的启动时间	-	-	350	450	μ s

1. 由设计保证, 不在生产中测试。

5.3.17. COMP 内置参考电压特性(6-bit DAC)

表 5-34 内置参考电压 ($V_{REFCOMP}$) 特性

符号	参数	条件	最小值	典型值 ⁽¹⁾	最大值	单位
ΔV_{abs}	绝对偏差	-	-	± 0.5	-	LSB

1. 由设计保证, 不在生产中测试。

5.3.18. 定时器特性

表 5-35 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TIM)}$	定时器分辨时间	-	1	-	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72\text{ MHz}$	13.889	-	ns
f_{EXT}	CH1 ~ CH4 的定时器外部时钟频率	-	-	$f_{TIMxCLK}/2$	MHz
		$f_{TIMxCLK} = 72\text{ MHz}$	-	36	
Res_{TIM}	定时器分辨率	-	-	16	bit
$t_{COUNTER}$	选择内部时钟时 16 位计数器时钟周期	-	1	2^{16}	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72\text{ MHz}$	-	910	μ s
	32 位计数器时钟周期	-	-	2^{32}	$t_{TIMxCLK}$
		$f_{TIMxCLK} = 72\text{ MHz}$	-	59.65	s

表 5-36 LPTIM1 特性(时钟选择 LSI)

预分频	PRESC[2:0]	最小溢出值	最大溢出值	单位
/1	0	0.0305	1998.848	ms
/2	1	0.0610	3997.696	
/4	2	0.1221	8001.946	
/8	3	0.2441	15997.338	
/16	4	0.4883	32001.229	
/32	5	0.9766	64002.458	
/64	6	1.9531	127998.362	
/128	7	3.9063	256003.277	

表 5-37 IWDG 特性(时钟选择 LSI)

预分频	PR[2:0]	最小溢出值	最大溢出值	单位
/4	0	0.122	499.712	ms
/8	1	0.244	999.424	
/16	2	0.488	1998.848	
/32	3	0.976	3997.696	
/64	4	1.952	7995.392	
/128	5	3.904	15990.784	
/256	6 or 7	7.808	31981.568	

表 5-38 WWDG 特性(时钟选择 48 MHz PCLK)

预分频	WDGTB[1:0]	最小溢出值	最大溢出值	单位
1*4096	0	0.085	5.461	ms
2*4096	1	0.171	10.923	
4*4096	2	0.341	21.845	
8*4096	3	0.683	43.691	

5.3.19. 通讯口特性

5.3.19.1. I²C 总线接口特性

I²C 接口满足 I²C 总线 规格和用户手册的要求:

- 标准模式 (100 kHz)
- 快速模式 (400 kHz)
- 快速增强模式 (1 MHz)

I²C SDA 和 SCL 管脚具有模拟滤波功能, 参见下表。

表 5-39 I²C 滤波器特性

符号	参数	最小值	最大值	单位
t _{AF}	限制过滤器抑制的尖峰持续时间 (短于限制持续时间的尖峰被抑制)	50	260	ns

5.3.19.2. 串行外设接口 SPI 特性

表 5-40 SPI 特性

符号	参数	条件	最小值	最大值	单位
f _{SCK} 1/t _{c(SCK)}	SPI 时钟频率	主机模式	-	36 ⁽¹⁾	MHz
		从机模式	-	24 ⁽²⁾	
t _{r(SCK)} t _{f(SCK)}	SPI 时钟上升和下降时间	负载电容: C = 15 pF	-	6	ns
t _{su(NSS)}	NSS 建立时间	从机模式	2*T _{pclk}	-	ns
t _{h(NSS)}	NSS 保持时间	从机模式	2*T _{pclk}	-	ns

符号	参数	条件	最小值	最大值	单位
$t_w(SCKH)$ $t_w(SCKL)$	SCK 高电平/低电平时间	主机模式, presc = 2	$T_{pclk} - 2$	$T_{pclk} + 1$	ns
$t_{su}(MI)$ $t_{su}(SI)$	数据输入建立时间	主机模式	1	-	ns
		从机模式	3	-	
$t_h(MI)$ $t_h(SI)$	数据输入保持时间	主机模式	5	-	ns
		从机模式	2	-	
$t_a(SO)$	数据输出访问时间	从机模式	0	$3 * T_{pclk}$	ns
$t_{dis}(SO)$	数据输出禁止时间	从机模式	$3 * T_{pclk}$	-	ns
$t_v(SO)$	数据输出有效时间	从机模式 (使能边沿之后)	0	20	ns
$t_v(MO)$		主机模式 (使能边沿之后)	-	5	ns
$t_h(SO)$ $t_h(MO)$	数据输出保持时间	从机模式	2	-	ns
		主机模式	1	-	
$DuCy(SCK)$	SPI 从机输入时钟占空比	从机模式	45	55	%

1. 需满足前提条件 $f_{PCLK} = 72 \text{ MHz}$ 。
2. 需满足前提条件 $f_{PCLK} \geq 48 \text{ MHz}$ 。




图 5-3 SPI 时序图 – 从机模式, CPHA = 0




图 5-4 SPI 时序图 – 从机模式, CPHA = 1




图 5-5 SPI 时序图 – 主机模式

5.3.19.3. I²S 接口特性

表 5-41 I²S 接口特性

符号	参数	条件	最小值	最大值	单位
f_s	I ² S 音频采样频率	-	8	192	kHz
f_{MCLK}	I ² S 主时钟输出	-	$256 \times f_s$	$256 \times f_s$	kHz
f_{CK} $1/t_c(CK)$	I ² S 时钟频率	主模式数据	-	$64 \times f_s$	kHz
		从模式数据	-	$64 \times f_s$	
D_{CK}	I ² S 时钟占空比	从模式接收	30	70	%
$t_r(CK)$ $t_f(CK)$	I ² S 时钟上升/下降时间	电容负载 $C_L = 50 \text{ pF}$	-	8	ns
$t_{v(W_S)}$	W_S 有效时间	主模式	-	2	
$t_{h(W_S)}$	W_S 保持时间	主模式	3	-	
		从模式	2	-	
$t_{su}(W_S)$	W_S 建立时间	从模式	4	-	
$t_{su}(SD_MR)$	数据输入建立时间	主接收器	3	-	
$t_{su}(SD_SR)$		从接收器	4	-	
$t_{h}(SD_MR)$	数据输入保持时间	主接收器	5	-	
$t_{h}(SD_SR)$		从接收器	2	-	
$t_{v}(SD_ST)$	数据输出有效时间	从接收器 (使能边沿之后)	-	20	
$t_{v}(SD_MT)$		主接收器 (使能边沿之后)	-	5	
$t_{h}(SD_ST)$	数据输出保持时间	从接收器 (使能边沿之后)	2	-	
$t_{h}(SD_MT)$		主接收器 (使能边沿之后)	1	-	




图 5-6 I²S 从模式时序图 (Philips 协议)




图 5-7 I²S 主模式时序图 (Philips 协议)

5.4. 多功能栅极驱动器电气特性

栅极驱动器是一个可以驱动 P+N MOS 的三相无刷栅极驱动器，可以工作在 5 ~ 36 V 的电源电压下。该栅极驱动器内置一路 50 mA 的 LDO，可以给 MCU 或者其它设备提供电源。

该栅极驱动器内置直通防止和 70 ns 死区时间，防止被驱动的高低侧 MOSFET 直通，有效保护功率器件。

栅极驱动器还内置输入电压 V_M 欠压保护 (UVLO) 功能，能够有效防止功率管在过低的电压下工作。

5.4.1. 驱动逻辑控制

栅极驱动器具有输入输出的高低端通道匹配功能，HINx 输入通道高电平有效，控制高端 HOx 输出；LINx 输入通道高电平有效，控制低端 LOx 输出。

表 5-42 逻辑控制真值表 (SSOP24)

SSOP24			
HINx	LINx	HOx	LOx
0	0	1	0
1	0	0	0
0	1	1	1
1	1	1	0

表 5-43 逻辑控制真值表 (TSSOP28/QFN32)

TSSOP28/QFN32				
EN	HINx	LINx	HOx	LOx
1	0	0	1	0
1	1	0	0	0
1	0	1	1	1
1	1	1	1	0
0	*	*	1	0

5.4.2. 开关时间




图 5-8 开关时间

5.4.3. 直通保护

栅极驱动器内部设计专门用于防止功率管直通的保护电路，能有效地防止高侧和低侧输入信号受到干扰时造成的功率管直通损坏




图 5-9 直通保护

5.4.4. 死区功能

栅极驱动器内部设置了固定的死区时间保护电路。在死区时间内，高侧和低侧输出均被设置为低电平。所设置的死区时间必须确保一个功率管关断后，再开启另外一个功率管，有效防止产生上下功率管直通现象。如果逻辑输入有设置外部死区时间且该时间大于芯片内部设置的死区时间（70 ns），则以外部逻辑输入的死区时间作为芯片的死区时间；如果逻辑输入有设置外部死区时间且该时间小于芯片内部设置的死区时间（70 ns），则以芯片内部的死区时间（70 ns）为准。




图 5-10 死区功能

5.4.5. 极限参数

表 5-44 极限参数

符号	描述	最小值	最大值	单位
V_M, V_{CC1}	供电电压	-0.3 ~ 40		V
V_{DD}	LDO 输出电压范围	-0.3 ~ 5.5		V
$V_{HIN1,2,3}$	高侧控制端输入电压	-0.3 ~ $V_{DD} + 0.3$		V
$V_{LIN1,2,3}$	低侧控制端输入电压	-0.3 ~ $V_{DD} + 0.3$		V
EN	使能输入电压	-0.3 ~ 40		V
$V_{HO1,2,3}$	高侧栅极驱动器输出电压	$V_M - 12 \sim V_M$		V
$V_{LO1,2,3}$	低侧栅极驱动器输出电压	-0.3 ~ 15		V

5.4.6. 推荐工作环境

表 5-45 推荐工作环境

符号	描述	最小值	典型值	最大值	单位
V_M, V_{CC1}	供电电压	5	24	36	V
V_{DD}	LDO 输出电压范围	-	4.8	-	V
$V_{HIN1,2,3}$	高侧控制端输入电压	0	-	V_{DD}	V
$V_{LIN1,2,3}$	低侧控制端输入电压	0	-	V_{DD}	V
EN	使能输入电压	0	24	36	V

5.4.7. 电特性参数表

注：除非特殊说明， $T_A=25\text{ }^\circ\text{C}$ ， $V_M=24\text{ V}$ ， $V_{Sx}=V_{GND}$ ， $C_L=1\text{ nF}$ 。

表 5-46 电特性参数表

符号	描述	最小值	典型值	最大值	单位
电源特性					
I_{VM}	V_M 工作电流， $H_{INx}=L_{INx}=20\text{ kHz}$	-	500	1000	μA
I_{VINQ}	EN=0 V	-	-	2	μA
V_{UVLO+}	V_M 欠压保护触发电压，下降沿	-	4.3	-	V
V_{UVLO-}	V_M 欠压保护恢复电压，上升沿	-	4.8	-	V
LDO					
V_{DD}	LDO 输出电压， $I_{OUT}=1\text{ mA}$ ， $C_{LDO}=1\text{ }\mu\text{F}$	-	4.8	-	V
I_{OUT}	LDO 输出电流能力	-	50	-	mA
C_{LDO}	LDO 输出端电容	1	-	10	μF
EN (TSSOP28/QFN32)					
EN _{IL}	EN 逻辑输入低电压	-	-	0.8	V
EN _{IH}	EN 逻辑输入高电压	3.5	-	-	V
V_{IA} (QFN32)					
V_{IA}	母线电压分压监测输出 (比例 1/11)	-	2.18	-	V
三相栅极驱动器					
V_{IL}	PWM 逻辑输入低电压	-	-	1.1	V
V_{IH}	PWM 逻辑输入高电压	-	2	-	V
I_{LIN+}	LIN 高电平输入偏置电流 $V_{LIN}=5\text{ V}$	-	20	-	μA
I_{LIN-}	LIN 低电平输入偏置电流 $V_{LIN}=0\text{ V}$	-	0.1	1	μA
I_{HIN+}	HIN 高电平输入偏置电流 $V_{HIN}=5\text{ V}$	-	20	-	μA

符号	描述	最小值	典型值	最大值	单位
I _{HIN}	HIN 低电平输入偏置电流 V _{HIN} =0 V	-	0.1	1	μA
I _{DRIVEP}	输出拉电流	-	0.4	-	A
I _{DRIVEN}	输出灌电流	-	-0.1	-	A
t _{DT}	死区时间	-	80	-	nS
t _{rH}	高边输出 HO 上升沿时间, C _L =1000 pF	-	300	-	nS
t _{fH}	高边输出 HO 下降沿时间, C _L =1000 pF	-	50	-	nS
t _{rL}	低边输出 LO 上升沿时间, C _L =1000 pF	-	230	-	nS
t _{fL}	低边输出 LO 下降沿时间, C _L =1000 pF	-	60	-	nS
t _{on}	输出上升沿传输时间	-	90	-	nS
t _{off}	输出下降沿传输时间	-	30	-	nS
t _{DT}	死区时间	-	70	-	nS
MT	高低侧延时匹配	-	-	50	nS

6. 应用电路




图 6-1 PY32MD550K18U7 推荐应用电路图




图 6-2 PY32MD550G18P7 推荐应用电路图






图 6-3 PY32MD550E18M7TU 推荐应用电路图

7. 封装信息


7.1. QFN32 封装尺寸




7.2. TSSOP28 封装尺寸



7.3. SSOP24 封装尺寸



8. 订购信息



9. 版本历史

版本	日期	更新记录
V0.2	2025.12.25	初始版本



Puya Semiconductor Co., Ltd.

声 明

普冉半导体(上海)股份有限公司(以下简称:“Puya”)保留更改、纠正、增强、修改 Puya 产品和/或本文档的权利,恕不另行通知。用户可在下单前获取产品的最新相关信息。

Puya 产品是依据订单时的销售条款和条件进行销售的。

用户对 Puya 产品的选择和使用承担全责,同时若用于其自己或指定第三方产品上的,Puya 不提供服务支持且不对此类产品承担任何责任。

Puya 在此不授予任何知识产权的明示或暗示方式许可。

Puya 产品的转售,若其条款与此处规定不一致,Puya 对此类产品的任何保修承诺无效。

任何带有 Puya 或 Puya 标识的图形或字样是普冉的商标。所有其他产品或服务名称均为其各自所有者的财产。

本文档中的信息取代并替换先前版本中的信息。

普冉半导体(上海)股份有限公司 - 保留所有权利